找回密码
 注册
关于网站域名变更的通知
查看: 3795|回复: 23
打印 上一主题 下一主题

allegro 16.6 导入网表,PSM/PAD/DRA文件齐全,仍然提示一下错误

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-4-15 20:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 fangxiaoyan 于 2015-4-16 20:34 编辑 - C* ?  t- I* h# T5 [

% B/ L& N$ Z" g. r8 ^如题,allegro  16.6 导入网表出错,调用别人的封装,错误信息如图1.! S7 h2 p0 _4 I4 d9 A5 x5 l% w
- ~8 u0 y* Z. h
  提示封装的引脚缺失,共有10个元件的封装
1 g% }% N5 l+ W: M4 B: y
3 K; ?5 s% I' z6 @' Q打开其中一个DRA文件,发现缺少引脚,如图2所示
, X  s+ {. O: g- L9 V& k3 t- ^
+ [! A/ D2 S' j$ S9 n+ d  J1 F) f" u% Q$ b
这个封装文件在别人的电脑上可用,不缺引脚,而且PSM/PAD/DRA文件齐全,为啥调用过来出现这种错误?
, Z, i3 u6 o4 q; q/ O6 h6 f
, U1 P" i, |$ H' b$ T  ^& `1 S/ A- y# V
% ]& u9 y: f  f# D" m: o: ^  e请问除了重画封装,补上引脚,有没有其他方法?
* V! B" s* }) p/ p/ C9 M

DST导入网表报错.png (25.14 KB, 下载次数: 3)

1

1

DRA引脚缺失.jpg (55.36 KB, 下载次数: 8)

2

2

该用户从未签到

推荐
 楼主| 发表于 2015-4-17 18:11 | 只看该作者
dzkcool 发表于 2015-4-17 09:26
; `4 a+ O: Y2 g4 H- C6 R& u! C: a/ Mdra文件里面要有焊盘才行。/ [7 L" q$ l  K1 e) a* }. N8 [; @
你从别人的板子上导出封装之前,把封装库路径(尤其是PadPath)设置到板子所在目 ...

4 d: G, W2 R9 M& l  O8 t# i导出封装成功,可以看到FPC_10_0_5M  正常 ,图1.
2 P* ]7 }" E' [1 T; n$ \. f+ e
# G! j+ u; [# T% O2 a( \! E回看原理图这个元件,图2,图1和图2引脚一致,5 p7 O( N. X2 |% t3 R1 Q( X: {# _+ J
0 q5 I4 s2 M) j1 [, J& J

  Z7 S0 O, M4 ]但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚,图3
% W7 m' i4 D6 A[size=14.3999996185303px]
7 O% v, S0 t: ]2 G" o. [+ {8 U; C) A, i' K! @- e" k
[size=14.3999996185303px]
* k# i$ v, u7 n( ~- {" P- K8 t
[size=14.3999996185303px]编辑原理图的这个元件,并没有看'UART'脚。
! Z! N9 ~& _  J% E0 `& E2 z! {. @" [$ o

2 ^/ ?, X- l: n* J2 Q. e封装重画,原理图这个元件重画,仍然有这个错误。
# z, K8 t; M$ l
0 A& u& k$ Q% b9 c3 U" j# ^
, ~. [$ b# D& h0 q# w' t5 h求教!
* k& k5 `0 W$ r& L: H; [$ D

导出封装FPC.png (7.49 KB, 下载次数: 9)

1

1

原理图FPC.png (21.46 KB, 下载次数: 3)

原理图FPC.png

NET错.png (16.01 KB, 下载次数: 2)

NET错.png

该用户从未签到

推荐
 楼主| 发表于 2015-4-21 17:32 | 只看该作者
dzkcool 发表于 2015-4-21 13:05" s6 O2 \" w( Z/ ]6 X  N) \& x
我没做任何改动,只是导入了一下网表,没发现什么问题。

0 g5 \  V- N# T/ u% {* V- Y/ c我这边生成网表无错,导入的时候提示上述ERROR 。以OTHER的方式导入,ERROR中涉及的3个PART不能放置到板框内,其他的元件可以放置。1 o$ Q, P5 h, [0 e$ Z
6 z0 [) q7 ?5 E/ O: L- Z0 g
跟生产网表/导入网表的设置有关么?7 @5 R) K5 B' @* \) Z# |

点评

我直接用第一方导入,没任何问题。  详情 回复 发表于 2015-4-21 17:53
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    推荐
    发表于 2015-4-22 10:37 | 只看该作者
    fangxiaoyan 发表于 2015-4-22 09:43
    7 Z9 n5 S) x3 G* c+ N7 T现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

    ) T. m9 G; w6 T( C2 ^- b; q估计跟1、2有关。( e3 i$ m/ ?2 m8 O- Y8 }" V
    实在看不下去了,大哥,你才是楼主,不要老是称呼我是楼主4 Y2 l, I  n" ~6 i( k7 s

    9 }9 e: ?& E5 \0 f: b! k* z6 B

    点评

    恩,学习了。“楼主”是女子。刚毕业,做项目管理。不懂的很多,别见怪哈。  详情 回复 发表于 2015-4-22 13:45

    该用户从未签到

    2#
     楼主| 发表于 2015-4-16 20:32 | 只看该作者
    没人知道么,还是问题太幼稚了?
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    3#
    发表于 2015-4-17 09:26 | 只看该作者
    dra文件里面要有焊盘才行。
    2 O2 E  A4 v1 D# Z  h) p5 \6 J你从别人的板子上导出封装之前,把封装库路径(尤其是PadPath)设置到板子所在目录下,然后再导出封装。

    点评

    导出封装成功,可以看到FPC_10_0_5M 正常 ,图1. 回看原理图这个元件,图2,图1和图2引脚一致, 但导入网表时提示FPC_10_0_5M 缺少引脚,图3 编辑原理图的这个元件,并没有看'UART'脚。 封装  详情 回复 发表于 2015-4-17 18:11
    同事直接发的封装文件。现在打算重新从同事的板子导出,再试下。  详情 回复 发表于 2015-4-17 10:35

    该用户从未签到

    4#
     楼主| 发表于 2015-4-17 10:35 | 只看该作者
    dzkcool 发表于 2015-4-17 09:26$ E+ `6 r+ }# P6 V4 l
    dra文件里面要有焊盘才行。0 ]! c* v+ Q) _& Q: O' `
    你从别人的板子上导出封装之前,把封装库路径(尤其是PadPath)设置到板子所在目 ...

    ) t3 ^! w& M% f同事直接发的封装文件。现在打算重新从同事的板子导出,再试下。* G; ~7 R% s% P8 z5 G" N
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    6#
    发表于 2015-4-21 08:26 | 只看该作者
    原理图上有其他元件用到FPC_10_0_5M这个封装吗?每个都要看下。) s' _" J- f' V7 l
    如果没问题,把原理图和封装放上来看看吧。

    点评

    检查完毕,没有其他元件用到这个封装  详情 回复 发表于 2015-4-21 10:15

    该用户从未签到

    7#
     楼主| 发表于 2015-4-21 10:15 | 只看该作者
    dzkcool 发表于 2015-4-21 08:26
    3 f$ t( S* N" ^9 Q1 b' G+ B2 u原理图上有其他元件用到FPC_10_0_5M这个封装吗?每个都要看下。
    1 Q) H0 V/ \$ B8 q# H& [  }如果没问题,把原理图和封装放上来看看吧 ...
    # ~' ~- B% k- b! B6 S; k
    检查完毕,没有其他元件用到这个封装
    0 _4 T( U6 j* e+ t1 {; s( n1 ~3 f7 ~9 E

    DEBUG_BOARD_0523P1.rar

    30.08 KB, 下载次数: 6, 下载积分: 威望 -5

    原理图

    FT232.rar

    19.47 KB, 下载次数: 5, 下载积分: 威望 -5

    BRD文件

    lib.rar

    257.69 KB, 下载次数: 5, 下载积分: 威望 -5

    库文件

    点评

    我没做任何改动,只是导入了一下网表,没发现什么问题。  详情 回复 发表于 2015-4-21 13:05
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    8#
    发表于 2015-4-21 13:05 | 只看该作者
    fangxiaoyan 发表于 2015-4-21 10:15( d8 R5 _& V% ]& s+ Y
    检查完毕,没有其他元件用到这个封装
    * l# m! Q7 q0 T0 m  U% X( @
    我没做任何改动,只是导入了一下网表,没发现什么问题。% r8 t4 @( t7 M0 t: q1 W5 W5 F
    FT232-eda365.rar (43.18 KB, 下载次数: 2) " ~4 k# f  J( q0 l' T! N6 g# i- a

    点评

    我这边生成网表无错,导入的时候提示上述ERROR 。以OTHER的方式导入,ERROR中涉及的3个PART不能放置到板框内,其他的元件可以放置。 跟生产网表/导入网表的设置有关么?  详情 回复 发表于 2015-4-21 17:32
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    10#
    发表于 2015-4-21 17:53 | 只看该作者
    fangxiaoyan 发表于 2015-4-21 17:32
    : Q" L) E# Z$ L$ z! @. e0 S  C我这边生成网表无错,导入的时候提示上述ERROR 。以OTHER的方式导入,ERROR中涉及的3个PART不能放置到板 ...
    ( g9 V/ b8 c- o3 t
    我直接用第一方导入,没任何问题。7 F. B3 ^, U9 h. {: q: b

    点评

    那找不出问题的原因了。  详情 回复 发表于 2015-4-21 19:06

    该用户从未签到

    11#
     楼主| 发表于 2015-4-21 19:06 | 只看该作者
    dzkcool 发表于 2015-4-21 17:53
    0 M$ w( ?% L7 O( Z2 d我直接用第一方导入,没任何问题。
    # `. x, c+ n" _9 \2 R
    那找不出问题的原因了。/ y* i' \* p) s4 {

    点评

    你在我导入的PCB上再重新导入一下网表呢?  详情 回复 发表于 2015-4-21 19:08
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    12#
    发表于 2015-4-21 19:08 | 只看该作者
    fangxiaoyan 发表于 2015-4-21 19:06
    1 i5 C/ q5 u5 ?4 v/ ?- {9 ?) D那找不出问题的原因了。

    , W7 ?, S" C7 j) x# A  N你在我导入的PCB上再重新导入一下网表呢?
    " v. t; X9 F1 k5 q( j9 G) P: P

    点评

    导入的选项如图1, 导入报错如图2,  详情 回复 发表于 2015-4-21 19:21
    需要先导出网表,再重新导入网表?  详情 回复 发表于 2015-4-21 19:15

    该用户从未签到

    13#
     楼主| 发表于 2015-4-21 19:15 | 只看该作者
    dzkcool 发表于 2015-4-21 19:087 c- @( K* u, h& ?
    你在我导入的PCB上再重新导入一下网表呢?

    " X' U( D* D- y# R! k3 W6 a需要先导出网表,再重新导入网表?

    点评

    先从你的原理图中导出网表,再用我的brd导入网表。  详情 回复 发表于 2015-4-21 19:17
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    14#
    发表于 2015-4-21 19:17 | 只看该作者
    fangxiaoyan 发表于 2015-4-21 19:15
    1 Z2 _8 L3 o3 }9 o2 y( g: ?9 {需要先导出网表,再重新导入网表?
    : d7 s+ J7 p& E+ }1 {; |
    先从你的原理图中导出网表,再用我的brd导入网表。% \0 a6 K7 c! ]  l& t. d& K

    点评

    楼主,以第三方的方式导入你的PCB,OK.  详情 回复 发表于 2015-4-21 19:24

    该用户从未签到

    15#
     楼主| 发表于 2015-4-21 19:21 | 只看该作者
    dzkcool 发表于 2015-4-21 19:08
    ) t! H8 B! _# \7 q8 n你在我导入的PCB上再重新导入一下网表呢?

    $ _- y$ B% G/ U7 f3 t5 O导入的选项如图1,' g: ~: m& d& a! C% ]
    - m% ^) F7 ~; z: F
    导入报错如图2,
    ) `% x/ }( c2 f) A: |" X

    导入配置.png (55.33 KB, 下载次数: 4)

    1

    1

    导入报错.png (23.8 KB, 下载次数: 12)

    2

    2

    点评

    太诡异了,我出的网表中根本就没有你截图的这个device信息。  详情 回复 发表于 2015-4-21 19:53
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-8 14:07 , Processed in 0.093750 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表