DDR3调不通

980155498cai

DDR3调试不同，主要的原因在哪呢？信号走线都没有任何问题。

djadfas

# W5 f0 E* e2 k/ T4 H5 ~
- c& c, b5 [6 c/ Z都回答的什么玩意？
8 B. o) p. I$ e
7 b6 U3 U7 G( I+ K很明显是DDR配置文件有问题
5 C7 J( Y" V$ f$ g不要动不动就说电源 阻抗什么的
. ~3 O  T0 @- M6 ^0 Z
3 i- k3 h8 i, b7 [* F
* p) r$ P% L& M+ K我飞漆包线 DDR都能跑起来

xeon

根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
" R; r1 g4 y5 }: ~) ^% n1、电源有问题。如供电电压不对，参考电压没供上，电源纹波太大；
2、时钟有问题。时钟如频率不对，波形失真严重；
" z9 M6 `8 t8 T$ [0 m' k+ t6 z+ l1 y3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰；
% W, O9 U  u- q0 @( j3 G3 f; K4、芯片焊接问题。

说书人

根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：, H$ M8 u3 I% _2 \ 1、电源有问题。如供电电压不对，参考电压没供上，电源纹波太大； 2、时钟有问题。时钟如频率不对，波形失真严重； 3、信号完整性问题。如端接不正确、等长不规范、走线被严重干扰；- ^. Q0 y  [) G$ J5 G 4、芯片焊接问题。

cmgkuku

上图，没有layout,是不知道具体的原因的

980155498cai

xeon 发表于 2016-5-27 11:39
: [/ b" \( w0 N/ s! W根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
) B+ r( g% T3 V1、电源有问题。如供电电压不对，参考 ...

2 Q; D6 R1 n3 o  l谢谢您给我的建议，我会按照您的方法在试试
2 J7 b, e7 S# s' w6 A4 F1 V' g

980155498cai

xeon 发表于 2016-5-27 11:39
根据经验，DDR出现问题主要是上电时物理层初始化通不过，原因包括：
1、电源有问题。如供电电压不对，参考 ...

0 p& u1 M* n& ^( b" f谢谢您给我的建议，我会按照您的方法在试试

980155498cai

等长和走线均无问题，也没有跨分割现象，端接匹配的是50Ω的，不知道是不是应该接36Ω，焊接的话目前没有办法去查看，时钟也处理的很好，电压时1.35V，暂时怀疑是参考电压太远了，还在排查

HOHO

频率多少，降频试过吗？

ljzyhjbfwh

是否可以跑training看一下，看fail在哪个地方。

980155498cai

HOHO 发表于 2016-5-31 15:44
& {0 |. ]5 C; ^' V频率多少，降频试过吗？

7 Y3 t" d+ q. ^. f- T! d* C+ S- i问题基本找到了，是FPGA的问题
- q" n  P( k3 g% O/ }

980155498cai

ljzyhjbfwh 发表于 2016-5-31 17:36
" H& Z$ q6 c: g4 T2 \% G8 D是否可以跑training看一下，看fail在哪个地方。

问题基本找到了，FPGA的程序有点问题
) g) S: X  v6 G( M) _4 u

ljzyhjbfwh

是初始化程序不对吗还是setting设置的不对？

liangkai520

你是怎么确认你的DDR有问题

980155498cai

最后确认为FPGA的问题目前正在修改这部分，