飞腾2000控制器带了9片ddr跑不起来，求助

ann_wz

最近画了一个飞腾 ft–2000的控制器带了9片ddr3点板子，但是客户反应ddr，读写出错，100m都跑不了，几块板子都是这样的情况，他们说我的dqs0，1，2……信号之间长度差的太多，目前是有差1000mil，由于这个原因一直卡住了，但是之前我做了ft–1500a的也是这样设计，没有考虑dqs之间的长度，可以跑1600m，r芯片手册也没有提这个要求，demo板也差了2000mil，，求，，怎么应付客户，求怎么解决这ddr的问题，从那里方面去分析原因。

ann_wz

最终问题的原因找到了，是飞腾hk发控制器有问题，读写平衡控制有问题

myiccdream

你的客户是怎么放过这些check点的？ 这也能通过？14层板被画成这杨。实在是不知道说什么好

ann_wz

超級狗 发表于 2017-7-7 09:41

可以的話，把 DRAM 所有訊號走線的長度都貼出來。

PCB 用幾層板？

Clock 和 Datat 上有無串電 ...

) j  q/ Y, h2 ^) C2 {上传了附件，麻烦版主看看，硬件跟pcb都提一点意见，然后再请教一下你，ddr3对应阻抗的要求高吗，ft2000芯片资料要求单端阻抗40欧，差分80欧，由于不太好扇出，控制地址命令信号在负载单端做了60欧，差分时钟做了100欧，主干部分是40欧，差分时钟80，数据40欧，dqs80欧，这样控制阻抗有问题没

" O; I5 I' y4 |& I+ t7 Y- D. s

DIY民工

软件在时序上也可以解决一部分，但不是全部，所以建议你还是做等长的好，我第一次听说DDR3 误差那么大还能跑1600m，软件处理的很牛啊 呵呵
: {) X8 N: k1 q

xbin

如控制器不支持Write Leveling，DQS要和DDR_CLK等长，那么DQS之间可能也要等长了（T型拓扑）。如控制器支持Write Leveling；应该可以不用。在下拙见。查查硬件吧，电源，信号质量（过冲太大？）等。

ann_wz

xbin 发表于 2017-7-5 11:27
如控制器不支持Write Leveling，DQS要和DDR_CLK等长，那么DQS之间可能也要等长了（T型拓扑）。如控制器支持 ...

支持读写平衡

ann_wz

DIY民工 发表于 2017-7-5 09:09
2 T5 j! Z5 H5 |( f  i! K# H4 k软件在时序上也可以解决一部分，但不是全部，所以建议你还是做等长的好，我第一次听说DDR3 误差那么大还能 ...

2 J' e! c* s/ v& p( K' o: H3 Edqs跟同组数据肯定是等长的，但是dqs对之间没有等长，一般ddr3支持读写平衡的话，clk跟其他的dqs对之间是不做的吧

超級狗

• 可以的話，把 DRAM 所有訊號走線的長度都貼出來。
• PCB 用幾層板？
• Clock 和 Datat 上有無串電阻或併電容的？
  

1 g0 [5 e# B' M  d$ x$ C

ljzyhjbfwh

建议先打出上电DDR的log file看下哪里fail了。支持WL功能，DQS信号之间有长度差没关系。

pcb

建议发PCB公益评审看下是否为设计问题。

xxzouzhichao

你确定是FT-2000？不是别的型号？

xxzouzhichao

DDR3有最低运行频率的，好像是200M吧

xxzouzhichao

大哥，FT2000与FT2000HK是不同的芯片

xxzouzhichao

1，200M都过不了，跟布线质量（信号完整性）关系可能性小，主要检查pin map有没有搞错，包括主芯片和dram的
: N: Z, A; R: ]$ U2 _) Y6 N$ a7 o2，注意PAR_ERR_N信号是OD输出，需要上拉电阻的
3，注意有个ZQ需要接电阻的
4，看看软件配置是否搞错了

ann_wz

xxzouzhichao 发表于 2017-7-9 07:49
0 f  J& d) U7 ~/ C大哥，FT2000与FT2000HK是不同的芯片

1 ?3 A4 F$ Q$ F. [多多指教，区别在哪里呢
% x0 W; q4 a, G0 Q5 _8 L8 p2 R+ r9 d

xxzouzhichao

ann_wz 发表于 2017-7-9 19:34
! w( e9 z% T& U7 \" `" ~( |! I多多指教，区别在哪里呢

你自己去官网看吧
) K+ X/ e2 ?2 I, ^5 Q9 v; y7 N