2017年7月19日公益PCB评审报告节选

丶vagrant

very good ， study...

junieya

EDA365QA 发表于 2017-7-20 08:58
( F0 V3 E! l: g6 \  B( D- E10.  平面铜只有一个VIA，电源被VIA隔小了.

请问这条如何理解？ pcb小白求教
  }7 e' p" w- }) M

pcb

junieya 发表于 2017-7-24 16:32
0 \2 ?0 H2 i! ?) E% |$ O! ~- e, n6 v请问这条如何理解？ pcb小白求教

+ z! p  x6 E6 B& r1.平面铜只有一个VIA,肯定的说这块铜没有作用.
2.电源被VIA隔小了,电源通路太细.
& j$ ?3 v# z8 v! t3 r" ^

whlo

EDA365QA 发表于 2017-7-20 08:55
6.  晶体电容不要放后面出现残端.

啥意思？没看懂

xuruting1990

感谢分享