2017年7月24日公益PCB评审报告节选

eddiemoon

pcb 发表于 2017-7-25 15:12
/ v) }2 ^. i- A7 I摆在晶体前面靠电阻.

嗯，摆电阻那里是进一些，走线短，EMI也小。

fengyelyl

EDA365QA 发表于 2017-7-25 08:53
* g: w7 E! h. F8 y% J5.  优化布线尽量少走蛇形线.

不走蛇形线，空间条件有限的情况下差分线等长如何控制？
& F1 @8 t" n& `3 z

pcb

fengyelyl 发表于 2017-8-18 11:57
不走蛇形线，空间条件有限的情况下差分线等长如何控制？

看图片有箭头.
6 q: ~$ P5 O+ X1 u$ G1 r

fengyu6117