2017年7月24日公益PCB评审报告节选

eddiemoon · 发表于 2017-7-25 16:30

pcb 发表于 2017-7-25 15:120 f6 D7 w. ^- |, `# V
摆在晶体前面靠电阻.

嗯，摆电阻那里是进一些，走线短，EMI也小。

fengyelyl · 发表于 2017-8-18 11:57

EDA365QA 发表于 2017-7-25 08:53: T! v' L7 B$ u
5. 优化布线尽量少走蛇形线.

不走蛇形线，空间条件有限的情况下差分线等长如何控制？

pcb · 发表于 2017-8-18 13:50

fengyelyl 发表于 2017-8-18 11:57
2 X. x& [+ g4 S不走蛇形线，空间条件有限的情况下差分线等长如何控制？

看图片有箭头.

fengyu6117 · 发表于 2017-11-9 08:55

帐号		自动登录	找回密码
密码			注册

推荐内容 /1