xilinx demo DDR4&PCIE3&optical module

xingliu · 发表于 2020-1-14 16:24

威望不够，不能下载。

zyf137 · 发表于 2020-2-28 00:05

学一下

不再专业 · 发表于 2020-3-16 15:50

多少分啊？

edada · 发表于 2020-3-16 17:35

多谢分享

jixubyr · 发表于 2020-3-20 12:11

好帖

候天怡123 · 发表于 2020-3-31 10:00

这个板子个人感觉挺好的，BGA BREAK OUT全部使用VIA IN PAD的方法。 PCIE是削手指的工艺，外围有很多高速的光模块差分信号。有不少可以学习的地方，和大家分享一下；)

zx_01 · 发表于 2020-4-5 21:56

xilinx哪个型号的没说啊

zx_01 · 发表于 2020-4-6 12:53

dqwuf2008 发表于 2017-11-15 19:52% j+ |' U9 e4 S
有没有原理图啊，有原理图就更好了

没有原理图

muzhengdong · 发表于 2020-4-6 15:07

qingtian52014 发表于 2018-1-5 15:04
8 y6 |8 X( z* [7 n s. p6 h谁讲下 LAY20信号层，同层的DDR4的走线，同层为何不走一样的线宽？其体现在DDR4的地此线上面。若说是夹 ...

1.是不是跨平面分割了的地方，所以才需要进行加粗
2.走线加粗本身就有抗干扰的能力增强
3.我的问题是这样线宽不一致，突然改变，会造成阻抗突变？你这个是参考上的经典？
4.参考文件的权威度是如何？
5.我老是金币不够下载不到，可以分享给我？766267001@qq.com非常感谢，我也想学习下好的做法？一起探讨下