求助大神！！关于哪种情况下需要考虑过孔对信号完整性的影响。。

jason_oneyear

求助大神！！关于哪种情况下需要考虑过孔对信号完整性的影响。。
, `0 I! p* z9 i; s$ Z

Jujianjun

这个分场景：
5 p6 k( [& @7 Z6 E9 l: H: Z( r" {
7 t4 w$ M: `6 y* ~7 ?) @0 {1. 对于射频信号，我做的产品2.4G wifi信号对via不敏感，但是最好不要打孔， 但是对5G Wi-Fi却让人蛋疼， 我们想了不少办法来避免VIA所产生的STUB带来的插损， 我们最坏的情况测到了3dB的5G插损， 这个简直要命了

2. 对于普通高速数字信号，比如时钟信号， VIA本身不是问题，主要担心换层后要注意，信号的参考平面变化了，要注意回流的LOOP控制好
# T5 n/ X, W. N2 z/ V$ {; q
7 ?7 G3 o$ W( N* a3. 对于高速差分信号， VIA要做反焊盘的设计， 控制好阻抗，也就是所谓的GROUND VIA的设计， SI工程师这时候可以发挥作用了
* k7 g1 g4 Y, R" S9 X8 S
4. 对于非常厚的背板， VIA的STUB有时候会很长， 要注意换层的策略， 另外要背钻， 减小STUB的长度， 这种事也可以求助SI工程师

stefan2018

这里涉及到的影响信号完整性的参数有很多，比如通孔的焊盘大小，anti pad 的大小，通孔的直径和长度，信号的带宽，信号发送端和接收端的端接电阻，信号的通讯协议等等。以前做高速板的经验是通常的LVDS信号（<1gbps）通常没有过孔数的限制，但最好也要进行完整性的模拟。向>3Gbps 如 SATA, PCIe, 10G Ethernet 等等参考设计上基本是不建议用过孔，有的直接写明最多两个过孔。可见过孔对高速信号的影响非常大。主要是大家所认知那样，信号线上的阻抗匹配对于高速信号非常重要。

stefan2018

jason_oneyear 发表于 2018-8-1 17:13
另外问一下信号完整性的书籍有没有推荐的，最近想学习下

/ x/ B$ p3 D. U- n' K
( ]3 L- a+ m$ @0 x0 @Signal Integrity simplified eric bogatin, 经典著作，如果想了解基本概念，这是本不错的书，深入浅出，通俗易懂。
! a: B; K. h9 G9 H
6 f8 H' n+ c6 f5 {2 q8 ?信号完整性的三剑客，不过我觉得Electromagnetic compatiblity 写的比其它两本更全面，更深入。
5 P% h9 P, _. j国内最近也有很多不错的中文书，用百度搜一下，这里就不一一举例了。

random_wufan

理论来说,只要有阻抗要求的信号都要尽量避免过孔.因为过孔的阻抗是不连续的.

jason_oneyear

random_wufan 发表于 2018-7-30 19:26
理论来说,只要有阻抗要求的信号都要尽量避免过孔.因为过孔的阻抗是不连续的.

低速的信号过孔影响不大吧，估计高速的信号才会考虑，现在我一个100兆的模拟信号测试发现效果不好，怀疑是不是过孔的问题

stefan2018

过孔也分好几种。通常说的是通孔。这在高频信号特别是大于1Gbps是要特别小心，需要进行相关的信号完整性模拟。另外还有埋孔，盲孔和micro vias. 埋孔和盲孔在高速信号中的引用是为了避免stub effect.

jason_oneyear

stefan2018 发表于 2018-7-30 19:41
' r' |: u9 l" S. I0 ]" R过孔也分好几种。通常说的是通孔。这在高频信号特别是大于1Gbps是要特别小心，需要进行相关的信号完整性模 ...

是的，另外还有背钻等等，这里先说通孔吧，

jason_oneyear

stefan2018 发表于 2018-7-30 19:41
过孔也分好几种。通常说的是通孔。这在高频信号特别是大于1Gbps是要特别小心，需要进行相关的信号完整性模 ...

我这边正在做一个项目，一个100兆的模拟信号，我打了过孔连接，在测试时，发现信号不太好，在怀疑是不是过孔的寄生电容和电感产生的影响
) U4 h  z/ r7 v' r7 T7 d

stefan2018

过孔的阻抗不连续性可以通过终端加匹配电阻，或是发送端串接电阻形式来降低信号的反射所造成的EMI问题。不过楼主说信号带宽只有100MHz, 楼主可以检查是不是其它原因造成的。

cloudy19880824

100M的模拟信号，还真是第一次见这么快的模拟信号，简单说一下个人看法，首先效果不好是哪个方面的？是压摆率不够，settling time不满足（注意这里的settling time是运放的建立时间，并不是时序上常说的建立时间），还是过冲振铃？另外，对于模拟走线来讲，并不是敏感信号走线越粗越好，粗线寄生电容太大，但太细又会降低抗干扰能力，这也要针对具体应用去考虑。

carloslos

怀疑是不是过孔的寄生电容和电感产生的影响

jason_oneyear

cloudy19880824 发表于 2018-7-31 17:51
- T0 W3 y0 z: v6 i100M的模拟信号，还真是第一次见这么快的模拟信号，简单说一下个人看法，首先效果不好是哪个方面的？是压摆 ...

测出来的波形会出现双峰现象，另外脉宽会比正常的大

jason_oneyear

Jujianjun 发表于 2018-8-1 07:52
这个分场景：

  |* B( A& |. P+ M1. 对于射频信号，我做的产品2.4G wifi信号对via不敏感，但是最好不要打孔， 但是对5G Wi- ...

谢谢版主的分析，数字信号的处理后面几点都很到位，关键我这个是模拟信号而且100兆，我想知道过孔会不会对信号有过大的影响

jason_oneyear

cloudy19880824 发表于 2018-7-31 17:51
3 S; E* V# `* C: Z0 E7 O100M的模拟信号，还真是第一次见这么快的模拟信号，简单说一下个人看法，首先效果不好是哪个方面的？是压摆 ...

7 X, ]' L3 H  J8 B3 b! |0 igps以及 ad/da前段的模拟信号,一般都几百兆，有的达到g级别，很常见啊

Adey

开车太快，容易隔着蛋