EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
个人的一点经验总结， ; s* m0 U+ _: G0 ^( s7 N& |& @. L
一般情况下，保守一点， DDR等长要求如下
* t* B, c* W* D5 ?+ q* q+ a; w9 b+ D# |8 w3 n4 j
1,差分时钟信号:CLK_N,CLK_P，+/-10mil8 B5 G% f( a7 ]3 ?2 w& a2 f
1 J8 d) M+ h" f3 ^8 m2,数据线DQ0~DQ7,DQM0,DQS0为一组，同层走线，组内误差+/-10mil DQ8~DQ15,DQM1,DQS1为一组，同层走线，组内误差+/-10mil ...... 3,clk，地址，控制，命令为一组，组内等长+/-25mil 4，DDR/DDR2/DDR3,因为clk和dqs没有强约束，不需要刻意控制等长。 5，Rst复位信号，不需要控制等长 6，DDR4及以上由于速率比较高，不仅仅要严格控制等长，且需要考虑主芯片封装补偿，及Z轴长度。
" r' V6 C; V. b6 d; q7 a! W+ E | 
/1 
发表于 2018-9-11 10:03
收藏
淘帖
支持！
反对！