M5的MCU通信总线（EMIF）学习

cat12620

学校里学习单片机还是很常见的，大家对单片机都是使用起来得心应手的。另外学习VHDL语言也好，工作后学习verilog也好，对FPGA相信也都是能编写些简单的应用。然后总在说SOC多么好，但很少把两者放在一个片子内编程的经历。

' @1 M- }# w& t. \# y9 }2 D今天对京微雅格的SOC方案比较感兴趣，京微雅格是国内第一家能把FPGA和mcu合并在一起实现SOC功能的芯片,话不多说，直接进入主题。

把FPGA和MCU放在一个芯片里，我们最关心的是两者是如何协同工作的，如果是以前，两者会通过MCU的BUS进行通讯，这样就要占用P0和P2，要么通过其它接口进行通讯。但是两者都放在一起了，如何实现数据和资源共享呢？

) Z, s$ N2 x& m% S先说一下京微雅格M5中的MCU的特性。M5中的51单片机是不含P0和P2这组BUS的，也就是说P0、P1、P2都是正常的输入输出口，P0和P2不再复用总线和地址功能。为了解决数据传输，设计了External Memory InteRFace（EMIF）接口总线。
2 M, q3 m3 E& U7 u* W, v
EMIF接口分为同步时序和异步时序：
2 C% [5 Q! I- O# Z

在EMIF接口中，输入与输出都是以MCU为中心的，memdatai对MCU来说是输入，对存储器来说就是输出了，同理memdatao对MCU是输出。

clkemif：emif接口的时钟，可以用MCU的时钟，也可以用FPGA的时钟。

memdatai: 对MCU来说输入数据总线，8位宽，MCU用来读入数据。

memdatao: 对MCU来说输出数据总线，8位宽，MCU用来写入数据。

memrd：MCU发出的读信号

memwr：MCU发出的写信号

memack：存储器反馈给MCU的信号，在MCU进行读时，反馈的信号表示数据有效；在MCU进行写时，反馈的信号表示数据已收到并锁存。
如上图EMIF接口读时序，MCU先给出地址，然后给出读信号，存储器应该在送出有效数据的时候，把memack脉冲也送出。如图中的时钟4和时钟9的上升沿。

2 D' ^: S- j1 [0 ?. ^9 ~如上图EMIF接口写时序，MCU先给出地址和数据，在数据有效的时候，发出memwr的写指令。存储器在收到数据锁存时，把memack脉冲也送出。如图中的时钟4和时钟9的上升沿。

无论读还是写，memack都需要至少比memwr或memrd晚一拍，不能跟读写信号同时有效。控制信号“memrd”，“memwr”和“memack”位于clkemif 域中，在clkemif上升沿中产生。“memrd”，“memwr”和“memack”为控制信号，如果操作时，没有有效的memack发送至8051核中，“memrd”，“memwr”和“memack”控制信号以及memaddr和memdatao总线将被延长。

Zedd

看看