|
本帖最后由 Vincent.M 于 2009-3-27 14:40 编辑
R% U) }. B0 R+ X8 k1 j4 g: J: B在通过电源和地路径的电流发生变化时,在电源路径和地路径的阻抗上将产生一个压降。这个压降就意味供给芯片的电压减小,可以看着是电源与地之间的电压减小或塌陷。* T6 i6 g, q$ Y) n9 n+ M: H
但是怎么样能够减小这个噪声,难道就只有使电源路 ...
' P, v4 p) |! c& Oeven_zhou 发表于 2009-3-26 10:00 ![]() 1 b$ ^/ J+ X+ E3 U2 L- Y
这个问题不好回答,最好有实际经验,根据情况来逐个分析并提出解决方案,我的经验也很少,以下是我个人的总结!
8 P8 s o, {; r+ ?3 A- Y1 D' y7 F增加旁路及去耦电容:! V7 V# O, Y* ]4 R# F% s, T9 ~
1、不同等级的电容稳压:Bulk电容为存在大量慢充放电电压的区域稳压,小电容提供少量快充放电区域的稳压
* M9 G, k& Z. s4 O. ?4 b+ c% s2、不同电容值的去耦电容:低频去耦、低ESL的高频去耦电容。去耦电容要紧靠IC与电源层及地层的连接部位。! @( Y1 v* z8 I. K! I
$ {% s( u$ [+ i; i2 q过孔:/ { a! H8 M: g( u0 w- ~
1、尽可能的少用过孔
! \- Q* z; [6 C- t1 I4 U- u2、如果必须用过孔,在过孔反焊盘不产生内电层开缝的情况下,过孔之间要紧挨着,以增加过孔间互感,从而减小电流回路总感抗
3 f; g! I# h) z; c( a S
; [" W. L6 I3 i& d* |% v0 c电源和地层的分布:1 F6 _2 g9 C7 Z6 Q" _ p+ ]
1、以增加层间固有电容的原则设计层叠方案,即产生低频去耦作用
$ A7 y) o+ |2 \! Z7 {2 R- k0 l) Y* K2、减小层间谐振阻抗:减小层间距、增大ER、增大介质损耗& u0 Y7 g+ c5 w- }8 T
2 t. o2 v! B4 W. B- |
IC:
( _9 |5 `/ M5 U+ P; w9 J1、选用低自感的ic封装+ t+ ]$ e( D/ R g) F7 o+ y
2、少用IC插座
9 N. d6 z3 m1 n! Q9 c2 b3、选用多电源管脚的IC |
|