找回密码
 注册
关于网站域名变更的通知
查看: 723|回复: 1
打印 上一主题 下一主题

电脑主板的EMI设计 - PCB layout rule

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-2-13 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
电脑主板的EMI设计 - PCB layout rule

) G1 Y0 l; W; X9 q3 u, f% M) j& H
9 ~7 y, V2 {5 s: X5 {% r4 F- }$ g
4 B) g  |9 D% l6 R6 _隔离
; n% N! w2 `: V' ~耦和和IO区隔离
: f5 N9 M1 L# w2 I7 a  F* Y$ ^' L首先是trace间的隔离,也就是避免线间耦和,注意级连藕和.隔离原则包括:CLK与IoTrace间至少30mils;CLK与电源trace和电源的shape至少20mils;在必要和有条件的情况下也可以保证IO和电源间距至少20mils(一般情况下电源带的噪声较多) 切割线原则,在IOconnector处的VCC和GND都要切割,切割保持一致,GND留大约30mils缺口,有时为了避免重要信号线如USB,LAN的信号线跨切割,或很多信号线跨切割,VCC和GND切割也可不同,视具体情况而定,切割注意bypass电容的下地pin尽量放在IO区,电感跨在切割线上CLKgenerator处的切割,有两种方式:一种是VCC切割成GND,GND不切割;另一种是VCC切割成POWER,GND切割并在CLK出口处留缺口,自己曾用过的两种结合的方法,即VCC切割成GND,GND也切割留缺口,切割时注意CLK区域的零件和外部零件的区分,不相关走线不要走进CLK区域,如从+3V到CLK +3V的电感最好跨在切割线上IO电源噪声隔离对于IOconnector如有连接电源的pin脚,此电源要特别注意,其滤波电感跨在切割线上,保证电感前后的走线在各自区域,检查电源走线并在必要的地方预留电容/ @1 h" Y9 R6 X1 G) R; r

# n; l9 W/ W+ T. {  K9 G2 ]* `保证回返电流的完整
: O% O8 H$ ^/ `& ~! M) n' x对于CLK信号线,换参考面及跨切割均要预留电容.
# e2 O, h& k% P! s# E$ P/ b对于USB,RGB,LAN这些对噪声敏感的信号线换层及跨切割同样预留电容
6 J% c! ]6 j9 c. t4 I其它的信号线如果有很多组同时换层或跨切割时预留电容
' E  V9 _; U. n6 Y# x% I- }尽量通过修改Placement和调整切割线避免跨切割, K( N$ ?$ s3 g. c

9 M3 _  _% s0 P2 t4 BCLK回返电流的完整
! N  H! p" C9 O2 @( X! z5 n由于回返电流并不是线状分布,而是面状分布,所以CLK信号线距离板边缘至少50mils;尽量避免
- F4 N7 l% o! Q4 |' C( _在Slot下方走线及绕线;距离参考面的切割线至少20mils;还要注意每条CLKtrace 走过的地方
, Q1 d3 X- [9 ^* i' }  s是否由于某处打孔过多破坏了GND的完整从而破坏了回返电流的完整.
: A4 Y4 f% X6 N
. [5 ?5 w) w: ~3 G0 }1 y2 R电容原则
) P+ G1 e% g% D6 p0 Y电容的位置和连接
2 C! f$ ?$ z% g5 T为了尽可能发挥电容的作用,保证电容的有效性,需注意以下几点:
; K% m0 b1 W7 [" Q: ~A.IO的bypass电容尽量靠近IO的pin脚,保证信号线进入connector前最后连接的是bypass2 l' b" H# w/ s
电容,电源的decoupling电容尽量靠近IC; 9 C2 `* n' E' L6 y5 s# @  _+ Z
B.连接电容的方式尽量避免用分支连接,避免两个电容共享同一个GND的pin脚
% H$ c! E) B! p3 N0 s- D: j9 B除了重要信号线跨切割,换层所需预留电容外,其它所需预留电容还包括: 8 L+ i! D  c% j
a.一些离CLK较近又与IO有联系的电源trace; 1 l# C- Z4 t. N  P
b.与IO相邻的电源区块预留decoupling电容;   o4 v6 v0 ~5 V) a" h) @8 G, k
c.一些靠近IO区的细长电源区块和shape预留decoupling电容9 U; r! G& V6 L
d.PCI Slot和AGP slot附近预留decoupling电容
0 P7 P2 U: P5 f! K6 s4 }. B
0 `) ^+ }$ }: z, l  T信号线分类% }" b0 d. l8 s9 }! M2 W
高速信号线
  U5 [/ @" I8 V7 q* O. A一般都是从CLKgenerator出来的CLK信信号,具体包括到CPU,南北桥,Super IO,Bios,AC97,PCI Slot,名字上一般带有CLK或CK,有时是带数字(14,33,48,66等指示此CLK的频率) 除CLK generator外还有CLKbuffer(一个CLK输入,几条相同CLK输出)和南侨可能有CLK输出,北桥或CPU也会有到DDR的CLK信号线除CLK线外,主要IC间的bus,IC到AGP,PCISlot和HDD Slot的信号线也属高速线USB,LAN,1394的差分信号线也属高速线,如要在换层和跨切割中选择的话,宁愿跨切割。
3 W: g* ]7 K, ]6 k% Z+ V# k# f) w  p7 W) `% X, u
IO信号线
3 s* T# o; X4 P: b8 jKB和MS,电感加电容滤波+ f1 D5 u9 Q! D! {
LPT,COM,电容滤波$ f6 E2 R4 U: K' V6 w
VGA,  型滤波
  O9 O. ?9 p  _! E0 T( NUSB,1394,0R电阻和Choke共lay
' U0 }1 f0 N1 L+ xLAN,一般会有LANTransformer + t4 ^/ {1 X3 {( L4 f1 s) E) Z

% e% n  v1 ~& b* E& [. O6 ~其它需注意的信号线1 ?8 V3 L- G) Y8 ^4 O
Front Panel信号线,有必要的信号线预留滤波电容& M4 g0 b; O+ \( L6 K
CPUFan的Connector接线,有必要的预留滤波电容0 I0 V, W; A" c
Powerconnector中的部分信号线,有必要时预留电容或预留0R电阻; {9 S& R4 U3 E2 s- v

该用户从未签到

2#
发表于 2019-2-13 09:55 | 只看该作者
这个不错,学习一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-24 21:00 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表