Mentor EE软件SIP封装设计求助

365长青

【求助】最近正在应用mentor EE  VX1.2软件进行SIP封装设计，作为小白，诚心向各位大神请教下列问题：
1.pin-die数目与芯片 引脚数目不一致时，怎样进行cell封装设计？
2.在设计完成芯片封装后，怎样将wire与bondpad进行连接？
大神们能 以实例进行深入详细的讲解就更好了， 衷心感谢各位大神的帮助！！！

gochip

. ]- C9 x# {4 N; @, j. G3 N
7 e9 T' [2 v# g6 r7 Zbu会用，用cadence多好

365长青

gochip 发表于 2019-4-29 11:48
$ m, R# m) ^. S8 m7 Rbu会用，用cadence多好

4 N& ]- a* m5 d) G0 A& a! Z- ycedence怎么用啊?大神

bd-fc

没看懂问题，最好有图示意一下

365长青

bd-fc 发表于 2019-4-29 15:09
, K% @; Z! Q! n* y% [没看懂问题，最好有图示意一下

% m8 k3 E- p/ l: c+ |1 V6 ^8 d比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

365长青

365长青 发表于 2019-4-29 15:41
& y( U* W$ Z4 X, D比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

* L+ X9 ?0 |9 |5 t1 i/ _4 l如果您进行过键合线设计，应该能明白我的问题
  o! @) `7 ^* O( P% L% m5 ?

hwh

bu会用，用cadence多好

365长青

hwh 发表于 2019-4-29 17:40
bu会用，用cadence多好

- k5 h3 [' q: h+ ~! P; Jcadence咋用的？能给说说嘛！！谢谢了！！

bd-fc

bd-fc 发表于 2019-4-29 15:09
没看懂问题，最好有图示意一下

/ i9 L7 q9 o( ~1 P2 T# w是指BGA的封装？QFN的封装？
5 M, K1 i' s: S6 b' }# _8 ?

ytmgadw

你微信多少，加你进ＭＥＴＮＯＲ　ＳＩＰ微信群

ytmgadw

ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

TaoTao00

ytmgadw 发表于 2019-07-18 22:04:02
ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

5 z! ?4 H2 V% s9 R& H# e- n8 _+ X2 @; y  R可以加微信一起讨论吗18502563251