Mentor EE软件SIP封装设计求助

365长青

【求助】最近正在应用mentor EE  VX1.2软件进行SIP封装设计，作为小白，诚心向各位大神请教下列问题：
0 N8 ^# V4 S+ |# y" S% K: _1.pin-die数目与芯片 引脚数目不一致时，怎样进行cell封装设计？
2.在设计完成芯片封装后，怎样将wire与bondpad进行连接？
1 N: w0 A, ~2 V大神们能 以实例进行深入详细的讲解就更好了， 衷心感谢各位大神的帮助！！！

gochip

) I# I* D0 O2 s9 F
; h2 z6 @  H$ x7 u: ybu会用，用cadence多好

365长青

gochip 发表于 2019-4-29 11:48
0 F+ K+ ]& M. F, Mbu会用，用cadence多好

cedence怎么用啊?大神

bd-fc

没看懂问题，最好有图示意一下

365长青

bd-fc 发表于 2019-4-29 15:09
8 ^; C( o8 I5 @! ^( Z3 L+ G没看懂问题，最好有图示意一下

比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

365长青

365长青 发表于 2019-4-29 15:41
6 N( U  l+ d- {: N/ Z比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

; X; |3 B- X: O如果您进行过键合线设计，应该能明白我的问题

hwh

bu会用，用cadence多好

365长青

hwh 发表于 2019-4-29 17:40
9 z( H1 J# c; ]  a9 Z2 y2 zbu会用，用cadence多好

7 F% l/ K4 I: mcadence咋用的？能给说说嘛！！谢谢了！！

bd-fc

bd-fc 发表于 2019-4-29 15:09
! o4 l9 [6 H2 n1 z4 c# D没看懂问题，最好有图示意一下

- S+ o: |8 W* j. z. b: f, r是指BGA的封装？QFN的封装？
; P# C8 ^+ u5 |$ h+ L9 U

ytmgadw

你微信多少，加你进ＭＥＴＮＯＲ　ＳＩＰ微信群

ytmgadw

ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

TaoTao00

ytmgadw 发表于 2019-07-18 22:04:02
ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

1 X+ I! ~1 `- y4 {8 ]
可以加微信一起讨论吗18502563251
+ v  N; n- d5 m* s8 I1 D# s6 |