|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑
# `! b6 N, l6 f5 b' q: W# H. g6 N" Y* A) ~4 M) W, u* p, _3 B. e
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线
7 u" m2 C- u8 |6 |8 t" I) G' x3 ^7 D$ B
PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。" e6 j5 C3 t' L+ Z
1 l( m ^- X" O( D# {% h
1、首先要为所有要画等长线的网络，放置上类
' _$ E% a+ V) ?& r9 d2 x- t% S" s0 E/ F ^- E
" B0 E0 S! O# x3 w' O
# `$ z9 i$ e: i: j$ H, M' K: R4 k类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。; q w# X! C9 f& Q: B& \
0 J# y5 N6 {6 o* v
( l z/ F. p c% W a% d7 ^, V9 M. }8 R& L7 c/ v5 l' H" T1 I
; x& e. b4 N# N2 E
3 m+ H2 q3 B) |) E! }9 I: X- J. W% I+ [ l, a
|
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
?; C$ ]. @- h' j
