|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑
% y* ~0 k; a$ h$ \3 U/ s0 Y. h" ?
, h, g% d J$ A$ Naltium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线8 @ d* g$ D8 l. w I
% W% H5 S$ [3 s8 K( V O# qPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。! b! z2 ^/ F3 N" C
! S: Q$ _9 P+ o8 \* ^8 _1、首先要为所有要画等长线的网络，放置上类& S; Y, e) n+ p+ G A# R5 F! G1 u
; i! p: _3 p( d$ `! C+ ^2 W& t
0 W; s2 b3 h3 Z. g# k; @+ L$ K. i9 T9 Y6 T; S; _2 }
类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。& T+ }' s7 _" d0 x1 |! a
! E0 u6 F# M% U B6 {9 V" Y, g% e0 r2 h! d. U) }, c' ~3 _5 q
! ^, z. B- s- j7 `% c
. x! o/ l* `& A( d2 m% ~0 @) B% q. i) C
& H8 q2 p: O' T) s
* w* I2 U: O) w/ M0 W |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
: z% C' D; |& z- N. d8 [
