|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑
1 N; I: J6 G. w. d: Q4 k. U3 y' i% }
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线6 H/ p) d5 v& f% {8 D/ |
6 ]+ N5 ~, q3 g! X9 y1 E; ]* g* gPCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。: y4 E$ y$ T6 `
1 P: [5 F5 e8 c$ b _. f3 W
1、首先要为所有要画等长线的网络，放置上类6 D3 C% v( q/ n9 C/ a
3 ]! n7 C4 O) V6 g; K, @9 s, \
. O; E( W# m& r. L8 v0 d
- ]3 \- b' \' e" W: B$ l1 z+ v类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。
: {0 d9 ?) J+ x- t( i" A3 m, X
0 k, D8 I2 n0 j* o q7 w* y1 o& E3 f3 L/ G6 P0 C! h& u
7 L* c+ A! X p' D5 i0 Q1 m6 \( V4 G y" U0 o+ H
2 e9 W( a1 _' K: T5 y
- f* n8 I& r. y: X* h u |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
