2015全国大学生电子设计大赛F题一等奖--数字频率计

八戒爱电子

本设计选用FPGA 作为数据处理与系统控制的核心，制作了一款超高精度
的数字频率计，其优点在于采用了自动增益控制电路（ AGC）和等精度测量法，
全部电路使用PCB 制版，进一步减小误差。
AGC 电路可将不同频率、不同幅度的待测信号，放大至基本相同的幅度，
且高于后级滞回比较器的窗口电压，有效解决了待测信号输入电压变化大、频率
范围广的问题。频率等参数的测量采用闸门时间为1s 的等精度测量法。闸门时
间与待测信号同步，避免了对被测信号计数所产生±1 个字的误差，有效提高了
系统精度。
经过实测，本设计达到了赛题基本部分和发挥部分的全部指标，并在部分指
; \& h- [. \: b标上远超赛题发挥部分要求。
( e$ \* E4 O4 j
1.1.1. 宽带通道放大器
2 ]! C& E; ]2 P+ @4 `, J: |4 X# Q方案一： OPA690 固定增益直接放大。由于待测信号频率范围广，电压范围
# v: a( l; h9 E6 R大，所以选用宽带运算放大器 OPA690，5V 双电源供电，对所有待测信号进行较
" P2 o) ^3 o" z1 a: }+ A大倍数的固定增益。对于输入的正弦波信号，经过 OPA690 的固定增益，小信号
得到放大，大信号削顶失真，所以均可达到后级滞回比较器电路的窗口电压。
方案二：基于 VCA810 的自动增益控制（AGC）。AGC 电路实时调整高带宽
  v- a6 y0 ~6 I# y! e: w, l# X压控运算放大器VCA810 的增益控制电压，通过负反馈使得放大后的信号幅度
$ {3 }/ e  t* |$ ?, ^基本保持恒定。
尽管方案一中的 OPA690 是高速放大器，但是单级增益仅能满足本题基本部
分的要求，而在放大高频段的小信号时，增益带宽积的限制使得该方案无法达到
  K6 Z( a7 v5 B; C6 |发挥部分在频率和幅度上的要求。
方案二中采用VCA810 与OPA690 级联放大，并通过外围负反馈电路实现自
动增益控制。该方案不仅能够实现稳定可调的输出电压，而且可以解决高频小信
" L# D" O1 `  Y4 z. s# f号单级放大时的带宽问题。因此，采用基于VCA810 的自动增益控制方案。
1.1.2. 正弦波整形电路
8 r/ K* M7 S/ t3 P  U方案一：采用分立器件搭建整形电路。由于分立器件电路存在着结构复杂、
5 o- a! G7 _4 k5 O& ~: e2 M设计难度大等诸多缺点，因此不采用该方案。
( `8 d( m( q, S% G9 c# A" Q! \0 \方案二：采用集成比较器运放。常用的电压比较器运放 LM339 的响应时间
为 1300ns，远远无法达到发挥部分 100MHz 的频率要求。因此，采用响应时间为
' h5 ?2 t. Q6 @& ~" ~6 s2 b4.5ns 的高速比较器运放TLV3501。
6 w, m% r0 @5 R; r1.1.3. 主控电路
- N* B, n& q5 }8 z6 u方案一：采用诸如 MSP430、STM32 等传统单片机作为主控芯片。单片机在
  p6 z/ Z, a9 {$ D8 J  M2 v8 U# p现实中与FPGA 连接，建立并口通信，完成命令与数据的传输。
方案二：在FPGA 内部利用逻辑单元搭建片内单片机 Avalon ，在片内将单
片机和测量参数的数字电路系统连接，不连接外部接线。
在硬件电路上，用FPGA 片内单片机，除了输入和输出显示等少数电路外，
其它大部分电路都可以集成在一片FPGA 芯片中，大大降低了电路的复杂程度、
减小了体积、电路工作也更加可靠和稳定，速度也大为提高。且在数据传输上方
便、简单，因此主控电路的选择采用方案二。

游客，如果您要查看本帖隐藏内容请回复

: U! L/ T! C  D6 Y( D3 Z

NNNei256

看看一等奖的作品

l990124

一等奖作品值得学习