TA的每日心情 | 开心
2019-11-20 15:05 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
8 C+ H) e' ?' @8 Q# P8 S
% p* n; H2 @+ d/ G: z" e! H% K1 [' P. l3 D A/ k1 M5 \) L# R M
. p! ^8 w* u: @# {" V1 D
摘要: 提出了一种改进型的基于亚微米工艺中 ESD 保护电路, 它由互补式电容实现, 结构与工艺简单。电路采用 0.6μm1P2M CMOS 工艺进行了验证, 结果表明, ESD 失效电压特性有较明显改善, 可达 3000V 以上。! p* D$ ~& \; q0 U) \* _# D6 i
: z& {% f2 p/ L. v
9 m9 @/ f& m$ q! x
关键词: 静电放电; 保护电路; 互补式电容耦合电路' q1 [7 v' t G0 ]% L* b" b9 P
g6 u; U3 | l3 g+ W
$ x9 e# R5 @4 u6 R7 |1 引言
0 H* D" x4 U( a) \( P1 f1 `1 [: D, E" j5 N. \5 ?) G) ~
, _- m( W2 _6 f5 tESD 保护电路逐渐成为集成电路可靠性中最关键的技术之一, 据统计 1 /3 以上集成电路产品失效是由 ESD 原因造成的[1~3]。设计公司对 ESD 保护电路的研究十分关注, 而对于一般的 Fabless 设计公司而言, 常采用多项目晶园( Multi Project Wafer,MPW) 投片方式, 实现 ESD 保护受到了工艺线的局限。因此, 一般的 Fabless 公司希望在工艺兼容的基
7 z8 n" ~8 `1 K% v/ v础上, 提高芯片的 ESD 保护能力。 8 i8 y, ]; H5 J m+ @6 U9 E( k
! ~+ G g! B4 \
L# @8 x5 U; ]& b% v# H文中研究了互补式电容耦合 ESD 保护电路, 此电路与亚微米 CMOS 工艺完全兼容, 使其抗 ESD 效果明显提高。
, V+ ^6 O6 T7 c0 B- R$ N) \
4 H$ U( b+ H Y) A/ F
9 ~5 c. g6 M3 M. I# I5 H2 ESD 保护电路元件及工作原理 , p4 _# M [$ N, `1 S
! G3 v( `) n- e" K9 C1 P3 F5 }% h- x/ G$ [
ESD 保护电路( ESD Protection Circuits) 在集成电路中专门起静电放电保护之用, ESD 保护电路提供了 ESD 电流路径, 以免 ESD 放电时, 静电电流流入 IC 内部电路而造成损伤。因此, ESD 保护电路内所使用的元件必须要具有较低的击穿电压(Break-down Voltage) 或较快的导通速度。在 CMOS 集成电路中, 可用电阻、二极管、MOS管等构成 ESD 保护电路。利用二极管元件构成的 ESD 保护电路, 是当电路的管脚上存在 ESD 电压时, 使二极管正偏实现对。$ Z) d0 i7 J5 S) s& P
: {) ^2 }8 I, i# E" E |
|
/1 
发表于 2019-12-6 15:04
收藏
淘帖
支持！
反对！