了解一下DDR2布线规则（1）

mytomorrow

" |+ y# w0 j% |+ n, O, mDDR2布线规则（1）
. l* G' k# w4 u- U, r2 `
: Z: e( J( f: B# L& k/ \$ [2 B一、寄存器配置
1、在读数据时,打开主控端的0DI,关闭DDR2端的0ODT; 而在写数据时，则相反;数据线空闲时，则关闭两端的0DT。
) e6 ]1 _7 x- F$ m- T5 Q* V. g5 P, }% \& e2、对于DDR2 800, 设置寄存器，使主控端和DDR2端的0DT阻值为502。
3、一般通过调整输出驱动强度以达到最好的信号质量;时钟线、命令线、数据线的延时-般可以独立调节，以满足时序要求。
/ k  N' l5 y5 O6 E
9 D- w- ~( [. ^2 k2 o8 @+ v4 r: t二、叠层设置
. p/ g+ ]* H1 v% N8 t% F0 N4 k1、对于同一组数据线及其对应的DQ STROBE线， 如Q[7: 0]、DMO与DQSO、 DQSO#, 应布在同一层，以减小信号skew.
$ u9 j: A  {  T, _8 H2、DDR2信号线的参考平面最好是选择地平面(尤其是时钟线)，如果基于成本考虑，不得不选用电源层作为参考面，则DDR2供电电源平面需包围整个DDR2走线范围，且边缘要留有余量，电源与地平面间的阻抗在整个带宽范围内要足够低。
8 b- K) T4 Y3 W# ^% t
三、线长匹配
1、走线增加一个过孔，大概相当于增加了90mil的传输线长度。
9 }- m/ {$ L9 [2、对于走线长度应把封装内部引线长度计算在内。
8 h7 Q, i! {0 k0 X3、各信号线的长度匹配如下表: (控制线: CS、CKE、 ODT; 命令线: Address. BankAddress. RAS、 CAS、 WE; 数据线: DQ、DM)
- h4 E  R3 o- u2 c
. f/ ~( c8 ?0 F. e2 `8 N


4、时钟信号差分对的长度差应控制在5mi1以内。
& G1 l( V" ^& d3 R; A! @/ w0 C5、在能够满足布线空间的情况下,走线长度越短越好，- 般控制在5000mil以内， 可以以时钟线作为参考线。
# p, S) n$ k8 U
四、串扰的抑制
  U& E/ c. P5 i$ x) Y1、对于蛇行走线，各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。
. X. S1 I1 l7 M- w1 G5 ^2、DDR2信号线与非DDR2信号线之间的间距应大于25mil。
) _+ p+ w$ X: W. P1 \$ @' t3、时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。
- t; h- A/ J7 [9 m# c4、同一组命令线，同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上)，而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。
. [& U; F4 {6 \3 t5、在扇出线区域，由于空间限制，不能满足走线宽度和间距要求时，可适当减小走线宽度及减小走线间距，但该扇出线长度应小于500mil。
6、扇出线过孔应尽量靠近焊盘，如有可能，最好打焊盘孔。
. M& b7 ~( H' y7、每条信号线的过孔数最好不要超过两个。
8、VREF参考电压线要有足够低的阻抗，且与其它DDR2信 号线的间距大于25mil。

( }! t! y( F+ ]! X8 |7 O* c# _五阻抗匹配
1、DDR2 800信号走线单端阻抗应设置成500
2、对于控制命令线、时钟线要进行阻抗匹配，可采用源端串联匹配或末端并联匹配。(源端匹配具 有较小的驱动功率,但.上升沿时间是未端匹配的两倍，且-般驱动器的HI和L0驱动电阻不一样，较难得到精确的匹配阻值，源端匹配一般只适合于点对点拓扑)。
3、对于单端信号线，源端端接电阻加驱动电阻值等于走线阻抗;而未端端接电阻等于走线阻抗，端接电压为DDR2供电电压的一半，通常需使用专用的DDR2端接稳压电源，在整个带宽范围内具有低阻抗，高动态响应能力等性能。
! h5 H5 o4 q: d1 J4、Clock、data strobe等 差分信号线应尽量设计成紧耦合差分对，即差分对内间距应小于走线宽度。走线应对称，如同时改变线宽，同时打过孔等。
' K+ ^/ R3 a! G/ k( y# h+ y5、对于Clock差分信号线，如有两个负载，则各分支线长度应尽量短且对称，每条分支线末端用2002电阻进行并联端接。
6、并联端接电阻的走线长度应控制在250mi1以内。对于点对点拓扑的末端端接电阻，应放在接收器后面。
8 _6 B4 T8 X/ S, D9 y# n! I7.对于控制命令线，如有多个负载，应采用星型连接，各分支线长度应短且对称，并在分支点进行阻抗匹配，阻值等于走线阻抗。(如图: 其中L2大于250mil, 小于1500mil; L3小于250mil; 各分支对称段的长度偏差应小于50mil)
# g. F4 `4 r- O5 a9 R) B! [+ K

  w9 {9 `, N, x- L! ~4 O6 D6 l
- [, `4 P- ?0 `" m) T2 x
8、有时为降低功耗，可以关闭0DT功能，此时， 对于点对点拓扑的数据线，可以在DDR端进行串 联端接;而对控制命令线不做匹配,但要加大走线间距(不推荐使用）。

2 {- S9 [5 M& c. F

: `5 c( Y8 O/ Z* H8 _" E3 [
8 i# l* H( A: X$ C. N

ExxNEN

先看看，后面要用的时候再来