capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

leavic

30# zyylover
8 K6 c( Q3 N" E7 _  y! z试试这种做法：
在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device

$ u; N: N3 Y) V% c; @这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。

lindawang117

前一阵子刚弄明白，现在说起的确需要总结一下。

zyylover

31# leavic
6 s- n) O, q0 {2 I" J是在“我的电脑---->属性---->高级---->环境变量”这里面设置吗？
- ?2 ~8 c+ W* }- W( @# F其实我一直没搞懂安装软件时就要设置的这个东西有什么作用，呵呵！我去试一下你说的方法。这样做对我的PCB板不会有任何影响吧？！

leavic

33# zyylover
5 j7 X2 Y# Z+ T+ S" C9 m% m* I% g) r0 y这个变量就是转么为过去老的网表转法中元件device属性相同而导致无法使用新转法而设计的，会自动忽略这些相同的device属性。

xinghong3208

了解了

zyylover

嗯，知道了。

lml2525

大家讨论的很精彩，学习了。
- S( F9 g5 w. m9 x; X5 @% O36# ZYYLOVER 环境变量改了之后，是不是就行了？

yinyin

学习中

榴莲之乡

6楼的：
#  这个是非法字符。

lcywzg2008

学习先

yiwei

学习了

123mcu

allegro 15.2中DXF输入的注意事项
. @6 F* Q: E  ^- l* i5 z

6 J/ U0 X/ f' V; f1. DXF文件所在目录的所有文件夹均不能包含有空格，在有空格的文件夹里输入DXF文件失败后，需将有空
2 K% b* @5 g, x- W6 P5 X
格文件夹的空格符号去掉，或将DXF文件放入无空格文件夹内，然后必须重新选 “File - Import - DXF "
4 F9 U/ ]+ V) U- x0 D0 @7 m
命令。

2. 输入到 ALLEGRO 里的文件将按 CAD 里的原点值。

123mcu

Capture转allegro 15.2网络表的注意事项

$ L% }3 a2 l/ P( N$ ]% M2 H& q
1.原理图与PCB封装的管脚号不能多，也不能少。
2.原理图和PCB文件名不能是中文。
; Q! g5 h. ?: R6 X) A0 [3.在原理图编辑器里编辑元件（edit part)时,不能增加元件脚。
3 F; {: R" d( i+ K8 p) l4.不能从其它原理图里COPY PART 到正在编辑的原理图内，否则不能生成网络表。
6 c! H* x( F1 q5.元件脚的名称Name和管脚号Number不能有重复。
6.Capture元件库里的元件名称不能含有中文.

flylxt

30# zyylover
试试这种做法：
# h. g+ N8 Q+ p* \( ^# y% F在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device

这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。
leavic 发表于 2009-5-16 09:39

学习了，谢谢！

oulen

学点英文看懂提示就好啦，慢慢积累吧