capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

leavic · 发表于 2009-5-16 09:39

30# zyylover
试试这种做法：
在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device

这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。

lindawang117 · 发表于 2009-5-16 18:18

前一阵子刚弄明白，现在说起的确需要总结一下。

zyylover · 发表于 2009-5-16 21:35

31# leavic
是在“我的电脑---->属性---->高级---->环境变量”这里面设置吗？
其实我一直没搞懂安装软件时就要设置的这个东西有什么作用，呵呵！我去试一下你说的方法。这样做对我的PCB板不会有任何影响吧？！

leavic · 发表于 2009-5-16 23:24

33# zyylover
这个变量就是转么为过去老的网表转法中元件device属性相同而导致无法使用新转法而设计的，会自动忽略这些相同的device属性。

xinghong3208 · 发表于 2009-5-18 23:30

了解了

zyylover · 发表于 2009-5-22 15:35

嗯，知道了。

lml2525 · 发表于 2009-5-23 09:36

大家讨论的很精彩，学习了。
36# ZYYLOVER 环境变量改了之后，是不是就行了？

yinyin · 发表于 2009-6-2 15:51

学习中

榴莲之乡 · 发表于 2009-6-3 10:16

6楼的：
# 这个是非法字符。

lcywzg2008 · 发表于 2009-6-11 14:02

学习先

yiwei · 发表于 2009-6-13 11:15

学习了

123mcu · 发表于 2009-6-16 14:13

allegro 15.2中DXF输入的注意事项

1. DXF文件所在目录的所有文件夹均不能包含有空格，在有空格的文件夹里输入DXF文件失败后，需将有空

格文件夹的空格符号去掉，或将DXF文件放入无空格文件夹内，然后必须重新选 “File - Import - DXF "

命令。

2. 输入到 ALLEGRO 里的文件将按 CAD 里的原点值。

123mcu · 发表于 2009-6-16 14:14

Capture转allegro 15.2网络表的注意事项

1.原理图与PCB封装的管脚号不能多，也不能少。
2.原理图和PCB文件名不能是中文。
3.在原理图编辑器里编辑元件（edit part)时,不能增加元件脚。
4.不能从其它原理图里COPY PART 到正在编辑的原理图内，否则不能生成网络表。
5.元件脚的名称Name和管脚号Number不能有重复。
6.Capture元件库里的元件名称不能含有中文.

flylxt · 发表于 2009-7-14 10:36

30# zyylover
4 I% x6 A) \) k3 I; y; r, h试试这种做法：8 ~" l9 o" ?) D6 M5 Y' u% I( `
在系统环境变量中加入一个变量：IGNORE_PROP
8 t- [: h ]) Y. S5 i; i, Z, R变量值为：device
2 q9 D3 K: h8 ~" @/ ]% x9 o1 h# L x0 y! n4 l, ~
这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。0 }8 P% K( U/ N( l0 x
leavic 发表于 2009-5-16 09:39

学习了，谢谢！

oulen · 发表于 2009-10-20 11:41

学点英文看懂提示就好啦，慢慢积累吧

帐号		自动登录	找回密码
密码			注册

capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

浏览过的版块

推荐内容 /1