capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

lindawang117

最近我也在忙着学习原理，主要是想实现原理图与allegro的交互设计功能。折腾了2周总算是初见成效，实际交互并不是很难，就是要不停的修改画原理图的错误。总结还没有完成，以后我会发给大家共享。现在先告诉大家，在原理图中查错可以在LOG中将鼠标放在【009】的位置单击F1查看就可以了。不过是全英文的，考验大家了，

yuxide

我也是老报错！回去CAD查不出什么名堂！哪个高手指点一下啊？？

jjmhere

顶一下吧，不错

gonst

coralyin 发表于 2009-2-12 16:52
9 L/ I6 f  j5 P+ P6 P: {! _4 Y郁闷ING 16.2学了2天了~还是不能把原理图顺利的导入Allegro进行布线 每次都是网路表又问题
   哪个高手做个 ...

' P& c# A5 B7 S8 g& }9 s& N& g可以把每次出错的提示信息内容记下来, 一般网上都能找到解决方法,
具体问题具体分析,会比较快一点
# S+ _% S2 `. T$ \* r

gonst

david2010 发表于 2010-7-14 18:22
我导网络表出现如下错误，怎样找到原因呀
+ F' g, f$ R0 V/ p2 j#1 Error   [ALG0065] Illegal character in \sm130sb(ov9650)_0 ...

8 L1 y. l4 y9 ?2 v看字面意思是用了非法的字符哦
改名把括号去掉试试
7 Q. n, A6 B8 \, X( t9 w. d# q

lj503

呵呵呵    不能有编号为0  呵呵

Dandy_15

哦，我现在导入网络表的时候也不会报错，只是还有四个警告没有解决，不过还是谢谢你！！

ychhj

1、同一网络的名称，不能太多个。
2、PCB的管脚数与ORCAD原理图上封装管脚数要一致
8 O: K. @6 p5 x1 H% z3、网络名、元件名不能有非法字符，同时字符数也不能太长（16个以内）。
: j3 d1 u! x3 X4、库路径要设置对

4 _1 s% d5 R( m/ w) \5 S
/ ?/ f0 \! O( R  y& D! P$ ?9 ]  }- [

yuxide

学习了

phoenixflysky

郁闷ING 16.2学了2天了~还是不能把原理图顺利的导入Allegro进行布线 每次都是网路表又问题% W3 C" J( w1 F' s7 o& @! t
   哪个高手做个这方面的详细教程嘛
2 g4 z; _! }0 {7 d: `

yigou22

自己的做的Capture CIS库时，很多元件的GND和VDD时相同名字，这时pin name一定要不同.如GND_1,GND_2.....否者放在原理图中之后，不能生成网表

有得有失

在capture导allegro的网络表时出现ERROR:[ALG0065]  IIIegal character  inxxx.我找不到是哪里有非法字符，求高手指点一下。谢谢

mly810619

记得写封装名

小桂

回复 scofiled 的帖子
& @: Q2 q9 U* t- G; t+ E1 D
4 `7 P( d; D; C! \, u1 F* J那有多个NC的脚位呢？pin如何定义
1 h7 a% K) J8 i; {

xsmjc98

貌似是这样，成功的导入网络表，不容易...