行业巨头对SIP纷纷虎视眈眈

poseidon

               

5G及人工智智能时代的到来，因芯片效能与封装后体积考量，致使芯片的异质整合（Heterogeneous Integration）成为半导体产业最重要的课题之一；迎接相关趋势，日月光、台积电与英特尔均已就绪，成功抢先卡位，静待庞大商机到来。

所谓的异质整合，就是大量采用SiP封装技术，日月光集团研发副总经理洪志斌提到，AI与HPC芯片采SiP封装，即藉由RDL或硅中介层来缩短芯片之间距离，不单能缩小封装后的面积，也能让运算速度更快，目前在5G方面则是在天线封装和前端射频模组（FEM）端已经导入。

日月光在SiP端的技术端，目前有2.5D FOCoS和2.5D SiP，以及3D SiP，偏重在中段晶圆级封装，或是后段的模组封测为主，客户群锁定联发科与高通等设计业者，或是IDM客户。

台积电在异质整合的封测上，是从前段晶圆代工与中段晶圆封装切入，技术有2.5D堆叠CoWoS（基板上晶圆上芯片封装）及InFO（整合扇出型封装），3D TSMC-SoIC(芯片堆叠晶圆)，以及WoW等技术，潜在与既有客户群包括苹果、赛灵思（Xilinx）、博通、超微等。

而向来在先进制程端也不落人后的英特尔，在异质整合的SiP端，主要是嵌入式多芯片互联桥接（EMIB）技术，包括2.5 D EMIB，以及3D EMIB，含括CPU与等芯片的中后段封测为主，英特尔第一颗采用此类Foveros技术，整合10纳米HPC处理器、22纳米I/O芯片，记忆体等的SiP封装产品预计今年底量产。

日月光提到，5G、AI、HPC、物联网趋势下，因为各家芯片设计上的差异，加上让高频高速特性，以及要让芯片效能最大化、封装后体积最小化，客制化量身打造的SiP封装需求快速崛起，SiP整合技术已经成为半导体产业最重要的显学。

' e* h+ I; \4 S  X% ?
1 |- `3 \/ ]: L8 e& n3 y

amao

工厂只关心加工端