SiP在网络与计算技术方面发展

Mhza

   高速数字器件采用SiP封装技术也可以获得许多类似的好处。在网络／计算技术等方面的许多应用中往往要求将ASIC或者微控制器，和存储器集成在一起。例如，在PC芯片集中的图形处理模块内，通常包括有图形控制IC和2片SDRAM。现在的绝大多数图形处理模块在生产中都采用标准的MCM—PBGA方式的封装。这种方式从封装的角度考虑的确成本比较低，但是对于存储器来说却并不很适合。因为SDRAM器件需要100％地进行动态老化。但是，目前还没有研究出可以在芯片切割以前，在晶圆上对SDRAM进行动态老化的既有效而且成本又低的方法；因此大多数供应商销售的SDRAM晶圆，只进行过静态老化。因此，当SDRAM裸芯片被安装在MCM-PBGA封装中时，有相当比例的芯片可能是不合格的。而在MCM中一般是不能够直接对DRAM进行测试的，只能够在器件的最终测试时，通过图形处理芯片对DRAM进行测试。由于同样的理由，也不能够单独对图形处理芯片进行完整的测试。因此在对模块进行最终测试时，很难准确地确定系统失效的根源。
8 T& D% m6 t4 [$ h- B1 O2 ^在互联网路由器中的分组交换应用装置中，通常有一个引出端很多的ASIC，需要和多达8个SDRAM器件进行通信。按照传统的制造方法，线路中的这块ASIC是封装在其独自的高性能，散热条件良好的，采用翻转芯片键合连接的BGA封装内的。这种封装可以具有多达1400个引出端，引出端的节距为1．0mm。而存储器的封装则一般都是采用标准的TSOP封装，和ASIC器件一起，并围绕着ASIC，一起安置在母板上。此外，还有大约100多个无源元件也一同被安装在母板上，形成完整的子系统。这种解决方式占用了相当大的母板面积。同时整个子系统的信号完整性问题，以及存储器与ASIC之间的通信有关联的时序问题都需要在母板安装阶段，由系统设计人员来解决。随着路由器的复杂性日益增加，使得母板的复杂程度与成本越来越难于控制，以至于无法接受。针对这一情况，Amkor公司近来成功地开发了一种SiP解决方案 。该SiP将ASIC按照通常的翻转芯片方法安装在SiP衬底上。存储器则分别采用FBGA封装。并且在存储器封好以后，被安置到SiP以前，先进行测试和动态老化；然后再采用常规的SMT技术，将它们安置在ASIC周围的SiP衬底上，和ASIC安置在同一侧。去偶电容器以及其它的无源元件也都同样被安置在SiP衬底上。这样可以避免由于采用传统MCM设计所导致的芯片成品率损失。同时，由于所有ASIC与存储器之间的布线都被分配在SiP衬底的第一与第二层，而不是安排在母板上，信号的延迟因而得到了改善。此外，由于ASIC与存储器之间的连线都在SiP的衬底上解决了，系统母板的面积可以减少，导电层数也可以减少；因此由于母板的复杂程度降低，导电层数减少，母板的成本也得以明显降低。同时，SiP解决方案还显著地节省了母板的面积，使在同样面积的母板上可以集成更多的功能。并且SiP可以作为系统中的一个单独的功能块，可以毫不费力地被安置在同一系列的其它新设计的整机系统中去。
需要指出，在对SiP的成本，和其它采用单独封装的，功能相当的IC集的成本进行比较时，应该从整个系统的成本着眼。虽然SiP的成本比较高，但是，系统的成本，由于缩小了母板的面积，从而节约子母板成本；缩小了系统的体积，简化了系统的安装操作，减少了系统的返工与维护费用，从而节约了系统的成本。因此在进行方案对比时，这些因素也都必须考虑在内。

道法自然

在互联网路由器中的分组交换应用装置中，通常有一个引出端很多的ASIC，需要和多达8个SDRAM器件进行通信。按照传统的制造方法，线路中的这块ASIC是封装在其独自的高性能，散热条件良好的，采用翻转芯片键合连接的BGA封装内的。这种封装可以具有多达1400个引出端，引出端的节距为1．0mm。而存储器的封装则一般都是采用标准的TSOP封装，和ASIC器件一起，并围绕着ASIC，一起安置在母板上。