找回密码
 注册
关于网站域名变更的通知
查看: 607|回复: 2
打印 上一主题 下一主题

SIP的技术难点

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-3-27 13:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

SIP的主流封装形式是BGA,但这并不是说具备传统先进封装技术就掌握了SIP技术。

        对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。

        此外,随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加,设计者除具备必要的设计经验外,系统性能的数值仿真也是必不可少的设计环节。

2 i4 \# i" ]0 J3 W  }

该用户从未签到

2#
发表于 2020-3-27 18:10 | 只看该作者
随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高,系统设计的难度会不断增加

该用户从未签到

3#
发表于 2020-3-29 20:33 | 只看该作者
SIP的pin脚数量已经开始超过PCB的pin脚数量,几万pin的封装设计在HDAP中经常遇到,我同事设计过60万pin 的封装。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-13 08:22 , Processed in 0.062500 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表