【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

cdljx123456

我来学习了

飘来荡去

我来也

六根弦

非常好的观点，值得我们新手学学啊 ！！！
# \. m$ p  c( ^7 S3 K# D :)

31330023

看看,,,看看,,,看看,,,

xatys

学习学习

qiu2004

学习~~~

demon_wang

很热闹啊，看看

lj905722

期待SQ已经很久了

happybai

学习中

Iric071

我没接触过仿真。。顶了各位再学习。。。。
. F: J: l  `1 d不晓得你们所说的仿真是不是zuken里面有的那个什么ansoft,lightning,傳輸線分析一樣阿...都沒整過阿

hpcbdesign

学习一下

ivyyvi

应该是 资料吧 ，瞅瞅 ，谢了 。

liulinjievvv

正在学习SQ，楼主是强人啊！

liulinjievvv

问题一：版主在讲buffer delay时，图中的C点输出的是CLK还是Data？
             如果是Data，Data在Clk的参照下输出，所以有Logic delay。
8 r9 |9 b/ Z. G7 x7 A1 @; U' ~             如果是clk，则C点输出的clk是由A点输入的clk处理得到的。
1 B. M' _' `- d* `0 a5 I             这样理解对吗？
% e8 o5 M$ r# _* w9 F             A点输入的CLK是驱动信号吗？（晶振产生的clk或别的IC提供的clk）
            我们在用SQ仿真时，仿真图上只有buffer delay 没有Logic delay ，是这样吗？
            那logic delay 对我们没什么作用，是吧！
8 y6 i; Y# W5 D- D问题二：版主说实际系统系统的load情形是不同于test load的。那么就要考虑到如何修正Tco的问题。
              
3 R( o6 H% j+ q& [ 我们将IBIS模型中的输出参数更改为实际的负载参数，就可以了吧？
+ y$ x1 N$ W- w问题三：版主在37楼的图片中，buffer delay waveform 对应下图中的A点波行吗？driver waveform对应c点波形吗？
0 B9 m) T) w# N  Z' R0 n
8 S# h. L  B& a3 i谢谢版主回答!!!!   不胜感激，嘿嘿！！！

forevercgh

问题一：时钟同步系统中，C点为所有参考CLK的信号。当然不会是CLK
8 S7 b' X( q5 O" y$ `问题二：有人提出过这种方法。我没去验证过，你不妨自己试试。不过，datasheet给的timing参数是test load参数。你即便在IBIS中修改了，也没意义啊，一样是要修正Tco。
" K2 I% ?9 ^0 w# |5 z* H* P问题三：C点

2 G- W5 G( |6 K大家多多讨论啊
" G3 c4 d4 C, s$ P8 X
% I- j/ v1 C" {1 g) |, c 我的都是 一面之词