DDR3颗粒相位校准失败

syeshu

之前做的一块单板，前期加工了两批都没问题，然后我们第三次加工了4pcs单板计划交付，验证很顺利，但是测试DDR3颗粒的时候出现问题了，用的赛灵思的IP核验证的时候，DDR3在第一步相位校准就失败了，然后把程序跑在前两次的单板上都没问题。FPGA的兄弟修改了一下程序单独校验，发现四块单板均出现在DDR0那一组的最后一片DDR3颗粒上（位号D4）。
我们的单板用的赛灵思的K7410T，上面挂了两组DDR3颗粒，DDR0和DDR1，这两组各包含4pcs DDR3颗粒，所有的DDR3颗粒共用电源，DDR0内部的4pcs颗粒共用时钟和端接地址线，DDR1也一样。其它7pcs DDR3颗粒工作一直正常，故障DDR3颗粒永远无法通过FPGA IP CORE的初始化验证。
怀疑焊接问题，对所有的端接电阻进行测量，阻值OK。ZQ外接的240Ω电阻测试正常。
怀疑PCB布线临界，将DDR3颗粒降频至800M，现象仍然继续。由于单板要交付，不能刮开PCB背面的绿油点测信号质量，目前有点束手无策了，外围电路基本排查完了，时钟电源都是共用的，只有一片出问题，PCB布线走的flyby拓扑，检查了几遍好像也没有问题，有没有大神可以给点思路。
补充一下，受限于FPGA管脚不够用，DDR0用的HR BANK，DDR1用的HP BANK
& y* G1 K5 X. O% Z* k

syeshu

1 {' v# ]* c. H4 K9 \( B

baihua2010 发表于 2020-6-16 08:44
. u: U; {' U: `3 U' I先确认一下DDR颗粒焊接，再看看电源噪声，加强滤波试试有没有改善，另外要交付4片板，就只生产4片是不是有 ...

) X+ V4 z& W5 z7 |& l( V小公司嘛，之前做了两块单板验证，都没有这个问题，故障DDR我们重新焊接了一个芯片，问题仍然存在，后来又和之前加工的验证板同位置器件做了交叉，还是存在同样的问题。
# e7 v! J; a- h电源噪声的话，由于我们8片DDR颗粒都用的一个电源，但是每次出问题的都是固定的这一片，所以感觉问题不想是在电源这块，噪声和纹波我也测了，噪声大概±55mv，纹波±20mv
) ^  e0 Q, b$ t; Q. |7 h' ^8 E" Y

syeshu

wgj2778 发表于 2020-6-16 16:32
! C/ c3 N5 o: M4 MDDR的控制信号 地址信号有没有偏置的0.75V_VTT电压,加10uf 1uf 0.1uf电容，ddr抽电压比较厉害

& g- i0 {5 o6 {! S& e1 g我们用的DDR3L，所以VTT和VREF是0.675V，VTT消耗电流比较大，我用的TPS51200给它供电，一共挂了8pcs DDR，我当时只测了DDR_VCC，这个电压是正常的，可以把VTT的电压测一下看看有没有跌落，但是现在的问题是8片固定有一片有问题，他们的电源是共用的，我先看看电源的布线
" Z" Y5 z" j6 D) E! H* p) I

老砖家

排查一下DDR0的焊接位置，加焊一下出问题的DDR3，另外建议做DDR读写压力测试，从工艺和可靠性的角度分析

baihua2010

先确认一下DDR颗粒焊接，再看看电源噪声，加强滤波试试有没有改善，另外要交付4片板，就只生产4片是不是有点少，风险有点大吧，BGA的焊接都是有成功率的，很难保证百分之百成功

e真d相a

如果只是固定的一片那就先看看周围器件有没有脱焊或者击穿

syeshu

e真d相a 发表于 2020-6-16 10:49
如果只是固定的一片那就先看看周围器件有没有脱焊或者击穿

2 @! @( B& ~- ~. l. e8 X8 ?0 o这个检查过了，外围的端接电阻和滤波电容也都看过了没问题，问题是四块单板都是固定这一片出问题，不像是焊接的个例问题
7 O- L7 L* n4 f$ F0 A7 Q" o  P

wgj2778

DDR的控制信号 地址信号有没有偏置的0.75V_VTT电压,加10uf 1uf 0.1uf电容，ddr抽电压比较厉害

wgj2778

wgj2778 发表于 2020-6-16 16:32
DDR的控制信号 地址信号有没有偏置的0.75V_VTT电压,加10uf 1uf 0.1uf电容，ddr抽电压比较厉害

, }8 ^5 ]. _+ Q1 a' ^表述有误 应该是抽电流 然后电压跌落  这一块电压有没有变化呢
( j+ N% [# C5 i( {0 r: x8 H

wgj2778

wgj2778 发表于 2020-6-16 16:39
表述有误 应该是抽电流 然后电压跌落  这一块电压有没有变化呢

2 l' W; [8 `4 q1 N; m另外再看一下端接电阻的的阻值

syeshu

wgj2778 发表于 2020-6-16 16:48
, q" b4 `7 S# o* N6 g+ D$ i/ _7 H" E另外再看一下端接电阻的的阻值

2 w- k' e! W4 P  Y- ?! b这个最早就量过了，都是39.2Ω的电阻

wgj2778

syeshu 发表于 2020-6-16 17:01
我们用的DDR3L，所以VTT和VREF是0.675V，VTT消耗电流比较大，我用的TPS51200给它供电，一共挂了8pcs DDR ...

另外继续降频再试试。。话说有没有仿真过啊

syeshu

wgj2778 发表于 2020-6-16 17:03
6 q: e+ `  ^, Y. C3 @+ j另外继续降频再试试。。话说有没有仿真过啊

1600M的颗粒，已经降到800M了，我们的PCB是外包出去的，他们检查过了，认为布线没什么问题，我这边检查也看不出来有什么问题

wgj2778

syeshu 发表于 2020-6-16 17:02
4 x& V# p* M# c' U3 u4 r* I5 V0 c这个最早就量过了，都是39.2Ω的电阻

不一定都是固定的39.2啊  应该根据仿真结果来决定哪个值最好 这也只是一个思路哈
6 E" L! G+ S1 s

wgj2778

syeshu 发表于 2020-6-16 17:05
8 Y$ d4 B6 h# Y7 w6 ]8 C1600M的颗粒，已经降到800M了，我们的PCB是外包出去的，他们检查过了，认为布线没什么问题，我这边检查也 ...

800M不能再往下降了？
- ]2 u. j2 \, z/ v. N