EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
7 ~/ o F" W6 b, R; O0 d; P+ V, E/ O3 l* N ; l' C, Q$ K! N1 g3 C
$ ?6 \& m' ~* v6 |5 _* _' }' o
图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。 1 p: l; J/ Z7 b6 Q/ B
他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。3 @( ]4 t; q) h7 i6 s6 x: T: W$ v
: p4 P/ z' |) U+ @3 \) m. e$ I! j l, Y
, R% U3 R/ n2 O
图6：AI新品的封装技术。 ! i; i* o2 B! `4 [+ y: P7 W# }
高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
& `' ?1 r& Y/ T7 j I
1 H2 l9 h6 X, E3 ~8 f& \4 b
' {4 K6 \& d. Z8 v; }+ ` 图7：3D SiP技术的发展趋势。 1 ~1 |. L2 H' f6 r+ Y2 {. N
而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。
7 {7 ^. J4 U3 ?" y" e& y SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。, Z! u/ H+ s! {- D
) }# Y. d1 {4 k1 a; f: Y9 n% Y
通常来讲，SiP测试的方法主要有4种：$ {5 q# d& t3 P6 L5 @
传统的ATE测试，难以扩展定制；' Z& j0 a( t% }6 e
In House Design Solution即定制化测试；4 C4 {. d d5 K9 O
将系统级测试软件与传统测试仪器相结合；
- Z+ \( ?: i) O/ p+ g5 m% J Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。3 [3 K& J2 i, ]
最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。
4 m; o' \3 q. S- l) P/ T' [9 ^1 g0 k. J! N3 b, j2 s
| 
/1 
发表于 2020-6-17 11:31
收藏
淘帖
支持！
反对！