找回密码
 注册
关于网站域名变更的通知
查看: 2369|回复: 11
打印 上一主题 下一主题

DDR4 PCB Layout可否 T 型拓朴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2020-9-9 00:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 Quantum_ 于 2020-9-9 19:52 编辑
4 v0 s" M) n3 p" V; W# B6 Q
7 D% c2 T7 e) a& |  o" B5 d6 M! b" Y1, 当前我司正在开发一个项目. 用Marwell 的芯片.(DDR4 Controller)+ @9 w% z( q8 y6 V7 F
2, 此芯片的pins分布是专为DIMM 设计的,
5 \7 o6 _: d5 Z+ v3 t! }; Z) [- P4 X3, 现在, 老板想改用Chips on board 方案. (4 x 256M, 64 bits)
: D1 x( _; m' [; N2 ]4, 难题如下:
' `2 y) B2 K4 d8 z  c! `7 Y   a), 用 Fly-by 拓朴, 但是如前面提及, Layout 很不方便.6 b7 ]7 l- w' e) H& O4 Q( U
   b), 用 T 拓朴, 但是我司 及 FAE 都没有用过 T 拓朴. 完全没有参考设计.
" N$ i. Q3 e1 R% g: V# R. B' p5, 是否有人做过DDR4 的T 拓朴设计? 效果如何, 有哪些坑需要注意?
7 _1 ]( [+ R3 R4 |. _  k' G" k6, https://www.eda365.com/thread-423895-1-1.html 这篇博文有提及一, 两句, 可惜没有详细说明 T 拓朴的要求, 特别是ON board 的要求. 9 p2 Q  v3 F8 m& f7 X" C- g( r
+ U1 c) P7 ~# U' {
以上, 如有实际经验, 还请赐教1,2.
4 R. v% O) k2 G- k谢谢先!
* D$ s7 m* \" j2 e9 Z! _4 B: B* ]8 ?  m3 L0 u; |8 s) S
加问一个问题?+ j2 q) s  b& H" Z# L: z2 r
CPU/Controll 是如何知道, Layout 用的是T 还是 Fly-by 呢?/ S7 v* {7 [' n+ T; Z3 N: T
特别是Fly-by, CPU 如何知道我的Layout连接方式是从Byte0 开始连接
% c& P9 k5 a* K* v3 V7 g) z
+ o% ]+ n5 S. ?1 ~8 N5 j/ [6 jByte0->Byte1->....Byte7 +Terminal
1 I5 S9 r+ G) t  {3 G还是从Byte7 开始倒回串呢?
* `+ V) b, b* U4 d# A4 l  P2 g9 E' @' i& V4 q, c; i* _
Byte7->Byte6->....Byte0 + Terminal
/ a* M% D1 x3 ]4 c3 Z# ^) ~- I5 p0 F# H/ K5 x
更甚者,可以Byte间可以 Swap 的controller, 地越线与控制线的 串接顺序如何确定?
: a2 K8 [" y! o; Z$ P' r) y5 x8 }8 ?" V9 P! \/ d6 W; p( `6 x
再谢!
+ y' g5 m( X' q  p3 D5 v$ \; T7 a& x+ ^. }; o3 S! q
  |" C1 ~! w% q7 _: r8 I  d

该用户从未签到

2#
发表于 2020-9-9 07:23 | 只看该作者

点评

Thank you, Jacky 1, 拜读过那篇文章, 我的帖子第6点也已提及. 但是没有找到案. 2, 那篇文章, 只是提及DIMM 的T 拓朴, 并没有详细说明DDR4 chip on board是否可以采用T拓朴. 3, 或者, 你的意思是, DIMM 可以采用T  详情 回复 发表于 2020-9-9 19:27
  • TA的每日心情
    开心
    2020-6-23 15:54
  • 签到天数: 24 天

    [LV.4]偶尔看看III

    3#
    发表于 2020-9-9 09:10 | 只看该作者
    要看Marwell 的芯片支持不支持on board,DIMM 和 on board走线也不一样,有些data 需要swap才可以走出来,最好问下原厂

    点评

    谢谢, TUAO 1, 重点就是FAE 也不清楚应该怎么处理. 2, 原厂也只有DIMM 的demo board. 只是我的客人喜欢这颗IC, 又想用On board 的设计. 3, 芯片的datasheet有注明可以swap pin.  详情 回复 发表于 2020-9-9 19:35
  • TA的每日心情
    奋斗
    2020-3-27 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2020-9-9 10:37 | 只看该作者
    你的DDR4颗粒用的是SDP还是DDP,SDP适合Fly-by,DDP适合T-topology。用T的话,两对DDR4正反贴。

    点评

    谢谢, Momokoko 1, SDP 是指单面贴吗? (我的设计是'单面贴') 2, DDP 是指双面贴吧? (这种拓朴, 应该是算Clamshell, 不是我们说的 T 拓朴)  详情 回复 发表于 2020-9-9 19:39

    该用户从未签到

    5#
     楼主| 发表于 2020-9-9 19:27 | 只看该作者
    jacky401 发表于 2020-9-9 07:23; n9 i/ n, t) }3 E
    参考:https://eda365.com/thread-423895-1-1.html

    / r; I/ T, b6 Y0 B! X; fThank you, Jacky
    : p, ~) S  o  f1 U1, 拜读过那篇文章, 我的帖子第6点也已提及. 但是没有找到案.
    ) |, [. W1 G; }' y3 Z8 o2, 那篇文章, 只是提及DIMM 的T 拓朴, 并没有详细说明DDR4 chip on board是否可以采用T拓朴.
    * c( E# d; I' w; v: \% U4 p3, 或者, 你的意思是, DIMM 可以采用T 拓朴, 那么On board 也必然可以?: f! O; k% |9 B9 B% q- O

    $ o9 q1 b( ?) J5 V以上. 谢谢!
    / M; u  [7 {( r: O& P3 U6 e( h) N

    1 w+ x2 Y( X0 ^1 }* f8 V
    ; C5 i- Z! F+ [5 |0 q; N6 k) W

    点评

    FLy-By、T型拓扑都是可以的,关键的问题是处理好阻抗控制(SI)、时序(Timing)和串扰(Classtalk)问题。  详情 回复 发表于 2020-9-11 09:54

    该用户从未签到

    6#
     楼主| 发表于 2020-9-9 19:35 | 只看该作者
    TUAO1113 发表于 2020-9-9 09:107 B% p( U8 k% W2 A0 t; V7 b' a
    要看Marwell 的芯片支持不支持on board,DIMM 和 on board走线也不一样,有些data 需要swap才可以走出来, ...
    0 [/ S1 k. {+ n% l; D* D
    谢谢, TUAO
    4 ~: ]$ T- `8 P- z/ m  D6 N6 O7 H9 H1, 重点就是FAE 也不清楚应该怎么处理.
    9 r, |" ^( I7 @9 O- u1 C" O  F3 m$ u+ T( g
    2, 原厂也只有DIMM 的demo board. 只是我的客人喜欢这颗IC, 又想用On board 的设计.
    4 s! w; S& x$ a. U" c0 E% {) g2 h% l1 R: f/ {; N
    3, 芯片的datasheet有注明可以swap pin.
    # t1 R% \& w& ^+ y% w' L/ _* j4 I; z  z) v/ f0 n2 A- v+ @

      p6 Z3 G3 p( e/ Q" G2 ^. b- `4 [- w

    该用户从未签到

    7#
     楼主| 发表于 2020-9-9 19:39 | 只看该作者
    momokoko 发表于 2020-9-9 10:37
    . ^+ F0 k, T0 x3 m你的DDR4颗粒用的是SDP还是DDP,SDP适合Fly-by,DDP适合T-topology。用T的话,两对DDR4正反贴。

    4 x* Y" }6 _8 A9 E( T, {谢谢, Momokoko) _" s1 g# F" @# X! ~
    1, SDP 是指单面贴吗? (我的设计是'单面贴')( H6 z- l3 P2 B4 o) W
    2, DDP 是指双面贴吧? (这种拓朴, 应该是算Clamshell, 不是我们说的 T 拓朴)
    ; k' q+ h0 t6 R0 ^/ q( }3 c) p- e# Y4 X% Q( J

    3 o4 f. x8 W4 J6 u2 ?9 {

    点评

    不是单面贴和双面贴。Single Die Package. Dual Die Package.  详情 回复 发表于 2020-9-11 08:05
  • TA的每日心情
    奋斗
    2020-3-27 15:01
  • 签到天数: 1 天

    [LV.1]初来乍到

    8#
    发表于 2020-9-11 08:05 | 只看该作者
    Quantum_ 发表于 2020-9-9 19:39$ Q) J& G& [2 {& O" f( ]& I3 O! ~
    谢谢, Momokoko
    / O( s8 F, @) C1, SDP 是指单面贴吗? (我的设计是'单面贴')" N1 R2 c, L4 k; E: J. \  K
    2, DDP 是指双面贴吧? (这种拓朴, 应该是 ...

    0 G4 F# H! b; C9 \8 d不是单面贴和双面贴。Single Die Package. Dual Die Package.$ Q$ d& ^7 q, O. t9 U+ {

    该用户从未签到

    9#
    发表于 2020-9-11 09:54 | 只看该作者
    本帖最后由 jacky401 于 2020-9-11 09:57 编辑
    ( Q2 i5 l2 P% t" w! V
    Quantum_ 发表于 2020-9-9 19:27
    / d1 a* H% b  N' x: B1 HThank you, Jacky
    # G; w( ?& B, M9 i$ G0 Q6 O' k  i* n1, 拜读过那篇文章, 我的帖子第6点也已提及. 但是没有找到案.
    5 Y: f( I* h5 Y0 B: o7 P, T& L, |9 d2, 那篇文章, 只是提及 ...
    5 \/ j( }) `4 ]0 Q+ C$ W3 |
    FLy-By、T型拓扑都是可以的,关键的问题是处理好阻抗控制(SI)、时序(Timing)和串扰(Classtalk)问题,更多地需要借助于仿真来进行分析,不宜拍脑袋。
    % N- m* E( p- d% G, n" Z

    点评

    谢谢, Jacky 1, 仿真, 当然是个好方法. 2, 可惜, 本人不太会, 也拿不到时IBIS 模型, 也没有软件的license. 3, 所以才会到论坛来, 问问高手, 看看是否有更直接的经验. 4, 个人以为, 电子学 与 分水学, 最大的差异  详情 回复 发表于 2020-9-11 23:45

    该用户从未签到

    10#
    发表于 2020-9-11 12:01 | 只看该作者
    这还是需要仿真验证SI是否满足,基本上两种拓扑都是比较常用,关键是要匹配好

    点评

    谢谢, Xchongfu DDR4 吗? T mode, 基本没有见过, 为何你学常用呢? 如何才能匹配好, 就是想问这个.  详情 回复 发表于 2020-9-11 23:48

    该用户从未签到

    11#
     楼主| 发表于 2020-9-11 23:45 | 只看该作者
    jacky401 发表于 2020-9-11 09:54
    2 t$ ?/ ~* w9 eFLy-By、T型拓扑都是可以的,关键的问题是处理好阻抗控制(SI)、时序(Timing)和串扰(Classtalk)问题 ...
    & Q' `# G  J! p% ~2 T+ O6 T
    谢谢, Jacky1 R& }8 z. C% m, ]8 }
    1, 仿真, 当然是个好方法./ l, y; y( e, w8 t' H' N
    2, 可惜, 本人不太会, 也拿不到时IBIS 模型, 也没有软件的license.3 [; }( h' @! w8 n9 V
    3, 所以才会到论坛来, 问问高手, 看看是否有更直接的经验.
    ' {1 w+ u1 S1 _: p- R8 j4, 个人以为, 电子学 与 分水学, 最大的差异就在, 可知, 可比, 可授.7 n% L) |2 C  P. I( T3 F: b4 l
    5, 如果, 有经验, 有心, 总是会得出一些'经验的', 即便不是100%靠谱, 总是会有借鉴意义.
    " @7 \6 v' V6 P    a), 阻抗控制: 不须要仿真, 自己不会, 问问板厂就清楚了(layout guide 有写明单端50, 差分100)
    , X/ A% Y+ B+ f& R! X3 f9 l7 G7 [6 c5 m9 U3 M3 S
        b), 时序: DDR4 的时序, JEDEC 规范也写明了. (重点, 不知道How to ensure the timing)
    " v; F7 j; ^+ _& @. i* L/ J) b' H# @6 `
        c), 串拢: 3H 间距, 3inch以内的线长, 从来没有项目出问题过.
    - d6 N! g6 J7 M6 Q: i# d" V/ C* l/ a1 c8 D$ `0 G. p! ^
    因为, 没有现实的例子可以参考, 我已经决定用Fly-by mode, 现在找不到DDR4 用T mode的例子 或理论依据.
    0 t% x0 d0 Q/ U5 l! Z1 a/ U
    / ^4 Z- z9 ~% a# K# @我是EE, 也不可能停在下学半年的SI.
    8 A3 u4 }* k' Q9 e8 O& y9 m
    $ w' W6 S0 W( P* D  f以上, 谢谢!3 U4 I7 ~: j  M5 _8 n3 a% ]
    ( @2 W0 P8 X& }7 P: m
    ) A# K, m+ F0 D* W0 ^" p4 J

    该用户从未签到

    12#
     楼主| 发表于 2020-9-11 23:48 | 只看该作者
    xchongfu 发表于 2020-9-11 12:016 |, ?5 S2 ^! Q( o3 T$ T/ n
    这还是需要仿真验证SI是否满足,基本上两种拓扑都是比较常用,关键是要匹配好

    " v! I. C% ?+ z- s  Q谢谢, Xchongfu! ]3 l8 C  h  Z9 }
    DDR4 吗?, g) t0 Y, _- s7 O7 t* u9 k: ?
    T mode, 基本没有见过, 为何你学常用呢?; Q: b, V0 m2 d' J; \: T9 r% I

    ! b7 P& o6 @+ T5 M& H' i如何才能匹配好, 就是想问这个.8 F8 v0 d, g( _, {5 X' l* b$ B7 I
    8 F6 _8 f9 {# Q) [2 Y  s

    ; m9 F( L6 a' V! G; F/ I8 G
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-3 04:52 , Processed in 0.109375 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表