一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

[复制链接]

bluefoxde

该用户从未签到

电梯直达

1^#

发表于 2008-5-8 16:29 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？
具体问题描述如下：
我在检查pcb时发现，100欧的电阻到收端的距离差别较大（最大1cm），但是由于FPGA的正面无法放置，只能在背面。
而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上，这样导致了电阻到收端的距离差别较大，高手请
发表看看，该布局是否有问题，多谢！！！