一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

bluefoxde

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？
0 {2 _# u% q# ^0 [( J具体问题描述如下：
我在检查pcb时发现，100欧的电阻到收端的距离差别较大（最大1cm），但是由于FPGA的正面无法放置，只能在背面。
; n+ u5 a6 F' s6 G2 Y+ U而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上，这样导致了电阻到收端的距离差别较大，高手请
" `# \- P8 z% a5 o" R发表看看，该布局是否有问题，多谢！！！