【Sigrity】SystemSI仿真中DDR

MarsonJ

麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置？目前没设置DDR Training的眼图每bit都还OK，但是Byte就相位差距比较大：

MarsonJ

是这里手动输入延时么？
; G: ~% j. v. B) ]. d: F3 w

$ V1 G1 U& ~9 s* p( H. g0 Z

hyxs714154

MarsonJ 发表于 2020-11-20 16:34
是这里手动输入延时么？

软件没那么智能

MarsonJ

hyxs714154 发表于 2020-11-20 16:49
软件没那么智能

  O8 A  S, y3 A1 K! g  p' I  `大佬，那需要如何设置？是SystemSI里改还是IBIS里有可以改的设置？

allen_comm

Cadence Sigrity 仿真很厉害

MarsonJ

大佬们，我这1Byte的DDR数据，每个bit眼图都ok，但是delay对齐有问题，板上等长已经极限没空间拉了，想问下systemSI里有地方可以添加CPU允许的timing范围么？

3 h/ B( s# }0 h8 N是不是在这个触发偏移Stimulus Offset中手动填写？

% R  b4 K5 q: p1 x. L4 E我看每组选项中还有个idea，选中后每bit都会显示on-the-fly，这个on-the-fly怎么理解？是会自动对齐么？
' z' o* A( t/ n# d. z8 f3 l3 G0 F8 G. @
$ [  @) U+ q! ^2 b' b; f
% a+ d* ?5 @) `& f

davidyan

围观