DIP 以及 BGA 封装介绍

Zjianeng

首先要介绍的是双排直立式封装（Dual Inline Package；DIP），从下图可以看到采用此封装的IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的芯片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速芯片的要求。因此，使用此封装的，大多是历久不衰的芯片，如下图中的OP741，或是对运作速度没那么要求且芯片较小、接孔较少的IC 芯片。

至于球格阵列（Ball Grid Array，BGA）封装，和DIP 相比封装体积较小，可轻易的放入体积较小的装置中。此外，因为接脚位在芯片下方，和DIP 相比，可容纳更多的金属接脚

相当适合需要较多接点的芯片。然而，采用这种封装法成本较高且连接的方法较复杂，因此大多用在高单价的产品上。

行动装置兴起，新技术跃上舞台

然而，使用以上这些封装法，会耗费掉相当大的体积。像现在的行动装置、穿戴装置等，需要相当多种元件，如果各个元件都独立封装，组合起来将耗费非常大的空间，因此目前有两种方法，可满足缩小体积的要求，分别为 SoC（System On Chip）以及 SiP（System In Packet）。

在智慧型手机刚兴起时，在各大财经杂誌上皆可发现SoC 这个名词，然而SoC 究竟是什么东西？简单来说，就是将原本不同功能的IC，整合在一颗芯片中。藉由这个方法，不单可以缩小体积，还可以缩小不同IC 间的距离，提升芯片的计算速度。至于制作方法，便是在IC 设计阶段时，将各个不同的IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩。

然而，SoC 并非只有优点，要设计一颗SoC 需要相当多的技术配合。IC 芯片各自封装时，各有封装外部保护，且IC 与IC 间的距离较远，比较不会发生交互干扰的情形。但是，当将所有IC 都包装在一起时，就是噩梦的开始。IC 设计厂要从原先的单纯设计IC，变成了解并整合各个功能的IC，增加工程师的工作量。此外，也会遇到很多的状况，像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。

此外，SoC 还需要获得其他厂商的IP（intellectual property）授权，才能将别人设计好的元件放到SoC 中。因为制作SoC 需要获得整颗IC 的设计细节，才能做成完整的光罩，这同时也增加了SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了呢？因为设计各种IC 需要大量和该IC 相关的知识，只有像Apple 这样多金的企业，才有预算能从各知名企业挖角顶尖工程师，以设计一颗全新的IC，透过合作授权还是比自行研发划算多了。

折衷方案，SiP 现身

作为替代方案，SiP 跃上整合芯片的舞台。和SoC 不同，它是购买各家的IC，在最后一次封装这些IC，如此便少了IP 授权这一步，大幅减少设计成本。此外，因为它们是各自独立的IC，彼此的干扰程度大幅下降。

Apple Watch 采用SiP 技术将整个电脑架构封装成一颗芯片，不单满足期望的效能还缩小体积，让手錶有更多的空间放电池。

采用 SiP 技术的产品，最着名的非 Apple Watch 莫属。因为Watch 的内部空间太小，它无法采用传统的技术，SoC 的设计成本又太高，SiP 成了首要之选。藉由SiP 技术，不单可缩小体积，还可拉近各个IC 间的距离，成为可行的折衷方案。下图便是Apple Watch 芯片的结构图，可以看到相当多的IC 包含在其中。

完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，正确无误之后便可出货给组装厂，做成我们所见的电子产品。

“简化芯片设计 软件定义硬件”，无论我们承不承认，SDH是集成电路发展的未来，特别是摩尔定律穷途末路的今天，ARM+FPGA无法打破快速可重构的牢笼，唯速度论没有错，成败的临界有时就是时间，是时候从FPGA的LUT中抽离出来，寻找一些新鲜的东西，深度学习不止是AlphaGo的昙花一现，在有限的芯片面积上实现无限的电路算法，动态可重构才是IC设计的未来。

QqWw11

SiP 技术，不单可缩小体积，还可拉近各个IC 间的距离