时序等长的疑问？

aesther

在小系统中
要求DATA中的每根信号相等
8 x& [: t1 `4 F$ N; c' M+ j还是要求Data=address=clock?

docow

如果能做到的话后者更好
. R3 l! P6 @: z/ d1 n, t- }毕竟数据，地址，时钟工作时是一个整体

cmos

按理说，如果看clock沿操作的话，clock的信号要最早到
3 W/ @; q* V- w) ^6 [- I9 d其次是address,看到地址信号，以后再取data
4 d/ R. W8 ~1 u: k8 ~8 W9 `
# P) s( t5 g6 `! ]但事实非如此，因为clock，data,address的拓扑是不同的，而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话，就差更多了。

& L0 _* N3 a' N3 i* ?所以这3组之间不是简单的a=b=c等长关系，而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.
9 D" N1 ?6 Z& d' Y* c$ h; {1 w- n3 ?! d6 V
* a1 c$ F0 M& h4 }如果都没有，就要做板仿了。

mark0908

可能別人發了類似的貼
你搜下貼看看