TA的每日心情 | 开心
2020-7-31 15:46 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
半导体行业正在向持续小型化和日益增长的复杂度发展，也推动着系统级封装（SiP）技术的更广泛采用。
; T2 r- X0 @. X5 ]6 I5 t4 c/ f. Y$ R4 _6 _
SiP 的一大优势是可以将越来越多的功能压缩进越来越小的外形尺寸中，比如可穿戴设备或医疗植入设备。所以尽管这种封装的单个芯片中的单个 die 上集成的功能更少了，但整体封装通过更小的空间占用而包含了更多功能。在效果上，这就实现了在一个封装中封装一个完整的电子系统，其中 IC 是平坦排布或垂直堆叠的，也或者是两者的结合。
2 n ?+ q/ ~5 S0 _3 I& i
) q0 q$ l; Q" b. d1 s0 C% T此外，SiP 技术是在已经存在了多年的技术上的扩展。它构建于已有的封装技术之上，比如倒装芯片、wire bonding、fan-out 晶圆级封装。
& F/ M2 A# J. L) f4 E0 V5 W. ?: I8 z+ m( ?
多芯片模块（MCM）是系统级封装的前身。MCM 最初是为数据存储（比如 1960 和 1970 年代的 bubble memory）和特定的军事/航空航天电子设备开发的。现在仍然还有一些产品在使用它们，比如任天堂的 Wii U 游戏机。但由于摩尔定律的不断发展，这种封装方案被没有得到大范围的采用，因为摩尔定律能更便宜和更轻松地将所有东西放置到单一一块芯片上。
- c9 w f8 A/ Y% k B( o6 ^0 o. [: x/ N/ p9 c* I8 ^2 c: s
# K7 e6 ?! f3 D% o' S$ ~' ^
& q# Z( j6 ~' P& j$ h" _在 16/14nm 节点时，情况发生了变化，这时候继续减小器件尺寸已经变得更加困难。而且随着新节点的到来，难度还会继续增大。比如在 5nm 节点时，预计会引入全新的晶体管结构，并且人们还在考虑用钴或钌等新材料来替代互连中的铜。此外，动态功率密度和自热在 16/14nm 节点时就已经成为问题了。而在 10nm 及以后，这些问题还需要更大的关注和高级电源管理电路。在设计方面，布线阻塞的问题也越来越大，并且 RC 延迟、电迁移以及热、静电放电和电磁干扰等物理效应还在加剧这个问题。6 G2 h# s% f" m: }
2 P9 n; V0 e0 u1 Z: c先进的封装技术为解决这些问题提供了一些替代方法。首先，其通过物理的分离而提供了一种最小化物理效应的方法。比如说，一个对数字噪声和热效应敏感的模拟模块可以通过使用分开的芯片而更轻松地缓冲。其次，因为所有芯片或 chiplet 都可以在一个封装中复用，所以会使得 IP 复用更加简单。第三，通过增加芯片之间的连接的直径和缩短信号传输的距离，可以提升性能并降低功耗，这反过来又可以降低驱动这些信号所需的功率。
; n: V: ~, |$ h. ]# J) l# w/ m4 ?3 [" _/ Z* v# e
“SiP 在实现方面还处于起步阶段，”ASE Group 销售和业务开发副总裁 Yin Chang 说，“我们仍然在学习 SiP 的所有可能性。这是 SiP 的真正开始。”
; U. W6 c( M ?$ R& `1 B* k/ p8 ~( a# h5 V8 `% W! ]7 O
但高级封装显然已经不再处于涉及多种封装方法的可行性和可靠性的基础研究阶段了。现在的挑战是实现与摩尔定律通过将所有东西放置到单个 die 上所带来的一样的规模经济。半导体行业已经拿出了稳定的选项和技术发展趋势以帮助转型。
0 W6 y, w" Q7 x1 s/ J* ] l, A4 X
8 Y' C% l* F7 G# E- [$ i5 ?“技术进步是双重的，”Chang 说，“一是 2.5D 方面，其中可以使用硅 interposer 连接各种类型的高密度硅。这允许实现最大化的集成，而且可以在小空间内带来性能提升。其次，将过去的各种功能放到一起可能会导致芯片的冲突或互相干扰。在这些冲突的硅性能之间放入动态屏蔽和将这些放入一个非常小的外形之中的能力使其可以被用于需要这类外形需求的应用——主要是在可穿戴和物联网应用中。”0 r* F# k6 f" n* c ]7 Y8 d
7 S9 Q- C' T! w
7 N" g& d4 L8 P) u/ |
8 i5 j# E# v! e! \' P1 v$ m也有其它公司正在改进这项工艺。
0 U( x" M3 A+ Q$ p/ s c0 G9 Q0 e5 J' j% V8 ^
“这种技术的进展主要是关于多个 die 的异构集成以及（这也是一个关键组件）在最小尺寸上无源器件的有效混合和匹配。” STATS ChipPAC 高级总监 Urmi Ray 说，“这就是过去几年发生的事情，因为这些模式已经出现在了非常小外形尺寸中无源器件和有源器件的优化的关键领域。此外，我们在组装方面已经看到了非常有效的处理、贴装、小、非常薄的 die 和两种相对大的器件。很薄的 die 正在变得越来越明显，很显然，其外形正在变小。”0 w) a4 S2 N3 I
% E6 x+ z2 W/ v* W3 o% w9 o- J" q( ?; f. x9 ]8 a; [, Q- _
O, L; l9 [( Q: h; J1 p1 ^1 lYole Développement 总裁兼 CEO Jean-Christophe Eloy 观察得到了类似的结论。他指出苹果由台积电生产和组装的 A10 处理器设计已经允许无源器件回到芯片设计中了，而不再只是将其看作是 PCB 上的分立元件。他说：“多亏台积电和苹果的 A10，集成无源器件回归到了移动应用中。”; v6 L! k1 D7 v0 {
+ g, m8 L; D- l* M: \SiP 是什么？
0 Y& L, I$ x! t5 E( Q) p6 d# Z, o
Amkor Technology SiP/系统集成部门副总裁 Nozad Karim 上个月在加州 Rohnert Park 通过这个问题启动了最早的 System in Package (SiP) Technology 会议和展览会（由国际微电子组装与封装协会（IMAPS）主办）。% V: [& ~3 \* l# ~2 T) w4 n
/ {0 b: \8 j$ J. w
“它有很多很多定义，”他说，“它是系统，也是封装。” Q5 \) ]1 M O% Q ?- H# ?. l
: X5 a: @! _% p& t
TechSearch International 总裁 Jan Vardaman 补充了更多背景信息：“这个行业需要清楚我们定义 SiP 的方式。”她解释说，SiP 涉及到“两个或多个不相似的 die”并且“构成一个功能模块”。
1 P3 }( f% v6 T W# b8 t
: k) j3 k& @# ]! I0 lVardaman 补充说：“SiP 并不是指单一一种封装。fan-out 晶圆级封装也可以成为 SiP。”但她也指出台积电的 InFO 层叠封装（package-on-package ）技术并不满足 SiP 的定义。
+ c: `; S% T7 g* H0 H2 ^* ^6 n' s- F% ?/ ]; }
Vardaman 估计 2016 年会出货 149 亿 SiP 封装。移动设备、可穿戴和其他消费产品占到了 SiP 总量的 82%。Vardaman 预计从 2016 年到 2020 年 SiP 的年复合增长率为 13.7%。) w# o( o [& {5 j$ g) g5 r
' T5 k5 J6 u- iVardaman 说，iPhone 7 和 7 Plus 智能手机各自有大约 15 个 SiP，而 Apple Watch Series 2 包含 3 个 SiP，三星 Galaxy S8 有 13 个 SiP。
9 l: }/ j9 T3 w5 \! {) q2 r" \0 E0 Y% n% t% X4 m) A, s
另外参考一点，Yole Développement 预测从 2022 年开始，将有 450 万晶圆（以 12 英寸晶圆计算）将包含透硅通孔（through-silicon vias），这种通孔是 interposer 和其它高级封装所需的。
" b2 f& [% a# S1 `' w x
) X( h& D3 V, |2 ?) d6 {
% A/ D5 y. C9 h1 Y
! j. L- ]+ |: J6 z( M2 t$ \市场
# e) V2 ?* W- G6 I0 A2 l1 U* B; T8 a. d" c! d1 k$ u7 P
SiP 最早是用在高端的网络应用市场，其中吞吐量很关键，而价格并不是一个重要因素；另一些则在消费电子和移动市场，其中早期开发的成本可以通过高销量和系统的整体价格抵消。
+ m1 \( v$ J+ F ~; Q% y3 X' i$ T9 g. i' k
今天主要的实现包括将处理器、内存、逻辑和传感器集成到一个模块中，从而为一些客户提供一站式解决方案。但随着成本降低，这些产品预计将对物联网设备开发者尤其有用，它们往往需要快速推陈出新。1 z" e4 @ G6 S) |; b( u" N
- C0 J" z T; D# ], X1 U/ W8 l2 x/ y
“模块化这种解决方案能让我们快速创建非常快速的上市时间解决方案。”ASE 的 Chang 说，“所以我们可以使用特定性能的 SiP，这让公司可以非常快速地将它组装到一起，并将产品推向市场。这些针对的是可穿戴和 IoT，其中市场变化得非常快。这些是 SiP 可以一起满足的两个不同的要求。”
0 M. l6 N0 ?3 G" v1 W0 \
$ j# z& H/ W$ I% P! F6 G由于其能够以更小的外形实现更长的电池寿命，SiP 也在渗透进汽车、工业和医疗电子领域。在人工智能和神经引擎等有高性能需求的应用中，SiP 也很合适。Chang 说：“SiP 可以进入广泛多样的行业领域。”而且这项技术也适合自动汽车、增强现实、5G 无线通信等等。
* f) [) M0 W. h6 l# \8 w* I3 ?6 Q' f) Z, M5 y3 ]
“我们相信你可以将其放在自动汽车中用作它们的神经引擎，因为在汽车中，你需要在非常小的外形中集成高速处理方案，所以你不能在车子里装一台大电脑。”Chang 说，“你可能要很高的处理带宽，所以会有一个 SiP 解决这些高带宽需求，也许要与神经引擎有 5G、6G 、7G 的连接速度。在这方面，2.5D 解决方案可以为这种类型的密集计算需求提供异构硅方案。对于增强现实，因为你需要在你的眼镜上放上屏幕，所以外形大小会变得至关重要——因为你肯定还想最大化电池寿命，这样你就不需要不断充电就能保持 AR 工作了。这种缩减电子产品尺寸、快速模块化以便占领市场空间的能力对于消费者和公司而言也都至关重要。对我们来说，用 SiP 覆盖这两个市场范围是很激动人心的。利用我们所有的封装和 EMS 经验，我们能够打造非常高密度的模块，并为 AR 制造商提供解决方案。通过我们的 bumping、flip chip 和 RDL 解决方案，我们可以为未来的自动汽车创造 2.5D 的神经引擎。”* P9 `: p8 |5 Y) ?! N# f
0 u; @3 P" b, z+ t$ u! H# k3 e% wSTATS 的 Ray 说两大优势是 RF 屏蔽和有源与无源器件的双面集成。这可以为移动手机实现双面印刷的电路板，从而缩小模块尺寸。/ O' f* i* q( b3 {; I+ h
% G4 I; X. e- GRay 说，在采用 SiP 时，“功能的模块化是一个实际的市场趋势。”他指出了物联网、可穿戴、传感器和汽车电子领域的高级驾驶辅助系统等新兴市场。“这些是非常不同的市场。对所有这些来说，关键是要实现不同的集成。”1 G9 X- N* ]5 ?( x
t/ L0 M) q* v" F/ t' T
可穿戴设备在消费电子产品中的尺寸最小，SiP 已经在可穿戴设备的高带宽内存中得到了应用。Ray 说：“用 SiP 的主要原因是尺寸大小和异构集成。”1 K: o4 d3 b6 b, e$ K+ y
9 T8 f& V" Z ^) y h6 C# b
经验教训
& \/ [! }3 L" U+ C4 Q K5 N: t3 q
z7 _. j4 o! L0 U5 g! s$ d6 @然而，要将 SiP 看作是一种解决方案都还需要一些时间。实际上，OSAT、代工厂和 IDM 已经认真对待这些封装方法近十年的时间了。' s: C& e/ r" k' k8 [
& z* x$ @. ]# O) C$ |# x" \“和其它所有 OSAT 一样， STATS ChipPAC 一直以来都在关注（SiP）能力的开发。”Ray 说，“在设计和组装上，我们真的很努力。”该公司也已经转向了系统级测试，将 RF 测试和数字测试结合起来，确保 SiP 能有效。+ M4 a8 m* ~0 g! W; v: r+ Y, h8 W- f+ k
7 ?. C( }4 V1 C8 l
其中很多工作都是合作完成的。
4 J; f/ J. p( U+ ?7 g5 h
# I% f4 w$ z' L“我们得到的最大经验教训是需要与我们合作的客户紧密协作，”Chang 说，“只是能够做出 SiP 并不意味着能够做出 SiP 解决方案。与客户紧密合作，让他们告诉你他们的硬件和软件方面的需求，这种合作才能成功实现 SiP 。任何人都能拼好一个乐高。我们意识到我们需要与客户一道，才能真正把乐高积木拼起来让他们可以将自己的解决方案推向市场。”5 k% k0 }- k$ N* b
( @% e6 x8 o# l8 I3 D% k
大多数情况下，客户都会提供必要的软件，尽管封装厂确实会提供固件。
7 w& f" L* k0 T8 G2 z g) A+ D) e, W$ A& y- B9 q7 q
但是很明显，SiP 技术将会继续发扬光大，并将在未来几年在半导体制造领域得到更广泛的应用。因为很少有公司能追随摩尔定律进入单位数的纳米范围，SiP 就提供了另一条前进的道路。随着这项技术更多地被证明可以用于现有的组件，那么预计其流行程度还将迎来大幅度的扩张。 |
|
/1 
发表于 2021-8-17 13:51
收藏
淘帖
支持！
反对！
