Allegro 覆铜求助

zfc1893

请问一下,allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
# X3 \0 k% N- J模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.

) c+ Y$ C8 f2 h7 L) t


  r) Q  m2 M( q( l) n6 ?. c

longzhiming

变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

zfc1893

谢谢楼主的,我刚接触这个软件,请问如何修改Shape的电气属性?
就是原来是连接到GND,如何改成连接到VCC?

wangxs_song

longzhiming 发表于 2011-7-27 19:00
变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

3 q3 n5 T6 O& E5 `) P- P还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
. C5 Z, P2 ?4 o! G' V8 U+ L这样就不用去改静态或动态了。
% G7 Z$ [0 z/ t