常见的集成电路封装汇总

someone

1、BGA封装(ball grid array)

3 s8 Q2 i1 Z5 B5 y
. }7 r  a1 y3 Q/ m% N9 F球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。


8 v5 F2 u8 o6 ]/ R% M! E6 a" e

4 j; H, U2 }) }4 j
2、BQFP封装(quad flat package with bumper)
. P+ j0 X2 b9 S% y8 m0 ~9 s. w
: i2 n$ b! I. G! l
带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。




2 t! g* `9 Y" C# c4 ?
3、碰焊PGA封装(butt joint pin grid array)


表面贴装型PGA的别称(见表面贴装型PGA)。
2 w0 c* Q# b) Z/ ~; A: A

# F: c' |+ u2 o- N4、C－(ceramic)封装
+ ]; W" {& P1 J" b& C
; V/ i! C; a7 `  K: a/ S7 U
) {5 C2 `5 O) _0 ~/ x9 t表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。

& ]+ \# j3 R5 `6 o  \% r
5、Cerdip封装
. c( z- f) G5 h1 U4 n

- D6 y: q% p4 `- q# x) J' K用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。
, ]* J7 D/ _) H$ ]" r1 i: S% J

6、Cerquad封装

% s  j3 o5 q; G
/ z' Y( B, q0 t. c, H1 j表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。

; z% ~7 s4 |- }" K; z8 c
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。


7、CLCC封装(ceramic leaded chip carrier)
6 }! F& e' ?5 I( o5 i
; w2 C- O$ H# g3 i
! z) w5 B8 }0 W# B; E4 h2 i0 {9 A带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM以及带有EPROM的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。

) X! ~" T/ g( n3 u
- ?1 H/ e$ H( W8、COB封装(chip on board)
2 P/ J; [8 e9 N' u1 V/ `. n
, p5 q+ Q% b# J  D$ h( ^
, N) L( {8 g& x% P* U板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可*性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
8 k, I- K+ f2 p8 B- b! s

0 Z. p( H+ H* ?; ]0 K6 g
) `- B7 X; M( S! f

9、DFP(dual flat package)
$ F7 q: d7 w+ N% j: q
7 u1 |9 T% D2 S4 E
4 y3 r, X1 o! B0 A双侧引脚扁平封装。是SOP的别称(见SOP)。以前曾有此称法，现在已基本上不用。
: B& p0 j: `; K$ \' H
/ x) P# e/ t5 o. C  p$ r6 n2 h
. K* L. }# T; r9 e& W" N10、DIC(dual in-line ceramic package)

- M, M+ U$ w+ e  E0 x2 ^
% l: z# }. ^; S4 F陶瓷DIP(含玻璃密封)的别称(见DIP).
8 Q& K4 W. [2 A" K: b( ~+ {% V! I" I
' Q; E: U4 K; X
/ _: c( P* w  o! M: j7 r( R11、DIL(dual in-line)


, D, }! f' `9 rDIP的别称(见DIP)。欧洲半导体厂家多用此名称。
! i. ]* M" b8 u) l! s3 ?

- g! x- M8 d& R) q# {8 s. a7 {12、DIP(dual in-line package)


双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6到64。封装宽度通常为15.2mm。有的把宽度为7.52mm和10.16mm的封装分别称为skinny DIP和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。

/ Q7 K! t1 z9 {; S1 q& ~5 ]5 U# H( P
& f* s7 `1 s% ^/ R9 ~  I( N2 B
! S" C7 z" }" C+ b% l4 o

13、DSO(dual small out-lint)
# y9 s- [5 u0 z/ H! t* c" P0 L
9 A. V8 o+ ]' w7 c4 [9 T
双侧引脚小外形封装。SOP的别称(见SOP)。部分半导体厂家采用此名称。


2 w6 |1 [: r, u) {/ H. j- D  e3 M14、DICP(dual tape carrier package)
' v# E3 |. ^( v. E6 {
6 q2 R& z4 D% j8 X- i4 J& p- ?# z
0 v" ?" B  I, K; L, C双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm厚的存储器LSI簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP命名为DTP。


15、DIP(dual tape carrier package)
. T' H1 S+ D. o" }7 v; q/ S1 O5 Z. `) L. K

同上。日本电子机械工业会标准对DTCP的命名(见DTCP)。


16、FP(flat package)
/ ^. {- M) f  O# O* W) H6 Y0 O
- `3 G0 q/ U* d
扁平封装。表面贴装型封装之一。QFP或SOP(见QFP和SOP)的别称。部分半导体厂家采用此名称。




$ b  T# Q+ g( I( M
17、Flip-chip
6 O& D* k) Q! K# m$ _5 U9 L
9 N7 j" S3 |2 l" a8 z* j" D2 `) O, x
4 ]3 w/ _$ V/ K+ N* `5 ^& h1 @  c7 B倒焊芯片。裸芯片封装技术之一，在LSI芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技术中体积最小、最薄的一种。


但如果基板的热膨胀系数与LSI芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI芯片，并使用热膨胀系数基本相同的基板材料。


其中SiS 756北桥芯片采用最新的Flip-chip封装，全面支持AMD Athlon 64/FX中央处理器。支持PCI Express X16接口，提供显卡最高8GB/s双向传输带宽。支持最高HyperTransport Technology，最高2000MT/s MHz的传输带宽。内建矽统科技独家Advanced HyperStreaming Technology，MuTIOL 1G Technology。
# y( j$ H" [9 b
4 o7 S+ G/ i( c( a, ^& J1 t
0 a% M: A% }3 b/ }$ L3 G18、FQFP(fine pitch quad flat package)
8 C) G0 e6 W/ t8 B" U

小引脚中心距QFP。通常指引脚中心距小于0.65mm的QFP(见QFP)。部分导导体厂家采用此名称。塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)
& b5 r5 T! m& ?* u& k2 J

$ Y" `. U  f. jPQFP的封装形式最为普遍。其芯片引脚之间距离很小，引脚很细，很多大规模或超大集成电路都采用这种封装形式，引脚数量一般都在100个以上。Intel系列CPU中80286、80386和某些486主板芯片采用这种封装形式。此种封装形式的芯片必须采用SMT技术（表面安装设备）将芯片与电路板焊接起来。采用SMT技术安装的芯片不必在电路板上打孔，一般在电路板表面上有设计好的相应引脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。SMT技术也被广泛的使用在芯片焊接领域，此后很多高级的封装技术都需要使用SMT焊接。
( j# w4 s! G9 T- L% m

* r: e9 ]: y4 [4 {7 o以下是一颗AMD的QFP封装的286处理器芯片。0.5mm焊区中心距，208根I/O引脚，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1:7.8，由此可见QFP比DIP的封装尺寸大大减小了。
2 e8 K. j: M- E- u# A; h
* Q  w/ L1 f# r0 t  z4 n% J/ z
9 q& U* l$ A! t$ R19、CPAC(globe top pad array carrier)
+ C3 ^$ O" x( g; F
2 [8 W- h2 A/ O3 K1 q2 [$ `
% R  [/ t3 J, g! i" v" l: V, ^" @3 T, o美国Motorola公司对BGA的别称(见BGA)。
! `8 f! x; }+ M

# }, o6 P& r1 n2 k; X4 R$ D& _) I20、CQFP軍用晶片陶瓷平版封裝(Ceramic Quad Flat-pack Package)
$ H$ [& a% R5 V: {* I5 @" Y$ N

右邊這顆晶片為一種軍用晶片封裝(CQFP)，這是封裝還沒被放入晶體以前的樣子。這種封裝在軍用品以及航太工業用晶片才有機會見到。晶片槽旁邊有厚厚的黃金隔層（有高起來，照片上不明顯）用來防止輻射及其他干擾。外圍有螺絲孔可以將晶片牢牢固定在主機板上。而最有趣的就是四周的鍍金針腳，這種設計可以大大減少晶片封裝的厚度並提供極佳的散熱。
5 N  ^6 S  B$ c) a* G, |0 `

; u# x: e, m! `# h/ k

. Y* h$ Y1 t/ m  p( K" `1 Q
' X2 ]7 H4 r; t" |9 a3 z. u21、H-(with heat sink)

( K9 [7 `9 Z2 |+ Y4 g) M) P: \+ ?
表示带散热器的标记。例如，HSOP表示带散热器的SOP。
8 |! t, }& c0 m- E
$ v, B, B9 U9 g5 H% z  l' P1 n/ i
22、Pin Grid Array(SuRFace Mount Type)
9 s8 k5 S9 W8 h: Z# t

表面贴装型PGA。通常PGA为插装型封装，引脚长约3.4mm。表面贴装型PGA在封装的底面有陈列状的引脚，其长度从1.5mm到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
: L$ j, u7 j4 G, z8 O6 q' p7 N
9 d' N0 b: r2 C$ l5 R9 }5 e- |

0 M0 {# q! e+ i) ?5 e7 S

23、JLCC封装(J-leaded chip carrier)
1 t$ L9 H6 M  P0 ^

J形引脚芯片载体。指带窗口CLCC和带窗口的陶瓷QFJ的别称(见CLCC和QFJ)。部分半导体厂家采用的名称。
" H/ b4 X. W+ Z( j

24、LCC封装(Leadless chip carrier)
! ~9 C( ^9 t& ?  g! o- L" F: P

; K- v6 ~+ U! m. ]' ?- B无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC用封装，也称为陶瓷QFN或QFN－C(见QFN)。
7 ]+ [0 c( y4 s$ ?2 g
4 [4 _: n$ O  y( `: Q' z1 r2 w


( X9 S+ v8 Z  u+ k, o3 b
4 H5 ^, p6 j$ s* \25、LGA封装(land grid array)
- J- F& a. K1 a8 W
* J% U" n& q" z% B$ U: C, i( j7 Z+ }
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已实用的有227触点(1.27mm中心距)和447触点(2.54mm中心距)的陶瓷LGA，应用于高速逻辑LSI电路。

- W" }: C# H! H+ b3 b
LGA与QFP相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计今后对其需求会有所增加。

- u$ \/ N! v! U/ k, w( }$ t  n6 \9 F
5 h" a, U( V6 b* D26、LOC封装(lead on chip)

* m' E- z* B( ?/ c. d
芯片上引线封装。LSI封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm左右宽度。


+ K4 ^8 z% ~# H, @$ }$ N# Y, ^27、LQFP封装(low profile quad flat package)
3 S5 w2 m5 P$ k) A' w
6 K' K' {. _% r; W
% t1 q: \7 X7 K; }; C8 r9 \薄型QFP。指封装本体厚度为1.4mm的QFP，是日本电子机械工业会根据制定的新QFP


外形规格所用的名称。


28、L－QUAD封装


, F1 v" J5 B9 w+ o: p3 e陶瓷QFP之一。封装基板用氮化铝，基导热率比氧化铝高7～8倍，具有较好的散热性。


封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI开发的一种封装，在自然空冷条件下可容许W3的功率。现已开发出了208引脚(0.5mm中心距)和160引脚(0.65mm中心距)的LSI逻辑用封装，并于1993年10月开始投入批量生产。


29、MCM封装(multi-chip module)
! x% Z. x* }# s" m: \) ]( w
+ [, S3 L5 {: A4 @
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。


- T4 f; `0 c& g# S7 f, s根据基板材料可分为MCM－L，MCM－C和MCM－D三大类。MCM－L是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM－C是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC类似。两者无明显差别。布线密度高于MCM－L。MCM－D是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al作为基板的组件。布线密谋在三种组件中是最高的，但成本也高。


30、MFP封装(mini flat package)

0 A, r* n* E# K+ ?6 j- M
4 ?' \/ S, @4 m) I小形扁平封装。塑料SOP或SSOP的别称(见SOP和SSOP)。部分半导体厂家采用的名称。

8 a2 q2 l" U& k$ n# G7 {
: i9 T+ J1 p% A

lrene

在pcb电路布局中封装必不可少，封装的选用也尤其的重要

qian211111

器件的封装形式各种各样，选好封装很重要