谈谈四层板和33欧电阻

66869330

选用四层板不仅是电源和地的问题，高速数字电路对走线的阻抗有要求，二层板不好控
制阻抗。33欧电阻一般加在驱动器端，也是起阻抗匹配作用的；布线时要先布数据地址
线，和需要保证的高速线；
6 _0 i; t& a' o7 G4 R+ ^) A       在高频的时候，PCB板上的走线都要看成传输线。传输线有其特征阻抗，学过传
输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射
: j: L+ H5 R; b+ }4 n1 g，反射对原信号造成干扰，严重时就会影响电路的正常工作。采用四层板时，通常外层
走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是
' d7 e# n% Y; W  {外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
7 ?0 [- J4 |- n6 _4 G: p- T较固定，而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线
& t7 R. L! u$ M* F/ g* w# D的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式
和程序可供计算。
( e7 _) f; {$ F4 B     33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，
) c. k3 N0 G2 s0 E/ S0 g9 I4 V视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回
! d8 R0 j# q5 ^* _) J/ ]* A来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就
不会受到影响。接收端也可以作匹配，例如采用电阻并联，但在数字系统比较少用，因
为比较麻烦，而且很多时候是一发多收，如地址总线，不如源端匹配易做。
     这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取上升
8 l$ R+ l$ t. o0 G  a时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是说在设计
电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高速IC其驱动器的
输出斜率是可调的。
0 l5 i; [# k+ `2 f+ w本文来自: DSP交流网(www.hellodsp.com) 详细出处参考：http://www.hellodsp.com/bbs/viewthread.php?tid=2848&extra=page%3D1

mark0908

以前在修東西時候
) g' l. i5 \3 x+ R常看到液晶電視裏面RGB信號線有33歐姆的電阻
不過那時根本不知為什麽
: Y* v3 s! P3 r5 e$ J* z感謝樓主同志的分享

# P; p2 P, p5 b# ]6 N4 k提一個小小的建議:
& r* n/ G4 g  d* y9 _
1 希望樓主能結合一些事例進行講解(ALLEN常這樣)

# T  W7 O/ z- h- ^" y: F$ R2 圖文結合 易於理解
: r/ U* _3 e9 {- t) j2 X
+ F$ ?: Y! w3 M, z3 文字之間,一定間隔,方便閱讀
! f: K4 @8 L( ~+ n; h" O, e
$ K" S* |. W& w4 f6 p2 X$ W4 如果樓主已理解所發貼的內容,不妨以自己所理解的話總結後貼出來 ... (怕自己理解可能有誤的話亦可再附上原文以作對比)
, E0 Y/ Y3 ]$ Q1 g$ x- w
作為一個讀貼人希望讀到一些吸引自己,講解生動的好貼,非一片黑乎乎的字.

: C  R6 n4 U* q" r非對樓主攻擊(吾乃中華軍壇的人所以很F的)
請樓主理解
最後謝謝樓主的熱心
" I5 J8 ~: y1 a3 I$ M6 X
5 D; d9 n! s* H2 T% C# ~. V+ `[ 本帖最后由 mark0908 于 2008-6-16 08:31 编辑 ]

Eric213

"更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
" @/ D" ]" t/ z% |2 e较固定，而且可以计算"
! F. _3 g7 V: r. v9 Q然后呢 计算出来之后干什么？跟33ohm有什么关系啊？

yangjijun

有道理

henry-wang

不错,这个帖子值得收藏来看

Juger

2楼如果能用简体中文发表意见就更好了

aspire132

这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取
时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是
说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高
速IC其驱动器的
9 I3 O8 @4 m1 k% _
8 v) z8 Q+ e$ p2 Z這句話完全可以了解，可是還是不知道在一個線路中我要怎麼樣去找這樣的一個信
號呢?要依據什麼去找呢? 可否煩請舉個實例??

lidean

33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就不会受到影响。接收端也可以作匹配，例如采用电阻并联。
$ {( }( S6 D+ {0 L$ c0 q( y3 u" p-------------------------------------------
匹配电阻视电路具体情况选择，请问下究竟该怎么选择呢？另外阻抗匹配为什么可以吸收掉反射信号啊