PMOS管做开关时，不能完全截止

MrL1

EN为高时能输出24V,但是为什么EN为低是也有7V输出呢？

mqerew

EN为低，三极管截止
4 ~6 F/ ]% S. b9 _6 H
此时PMOS栅极电压为12V，Vsg=24-12=12V>>Vth，PMOS导通，OUT端当然有电压了
9 ~1 j, q9 N1 a, V' e. t) R
R2和R1分压了，你把R2拿掉就不会有这个问题

ESCAPE

减小负载电阻，RL减小
; O2 v; X7 ?' ]3 R
- a( J* d( e: n5 C% N# L& d换元器件

换图
9 y7 B; T' X# r
2 ?! q) m( `) S0 G三极管Q2的CE端，并接一个5V稳压二极管，将Vgs拉到5V,Rds上升

MOS管栅极的对立的那个极接12V，不建议，市场上也很少
! s  c3 i& g5 i9 w

Memory00

EN为低电平，那么Q2截止，24V电压直接负载到mos管的G端，S端电压也是24V，Vgs=24-24=0；
  v+ T: O3 ~+ k* h" b

PMOS正常的截止电压为正电压（参考PMOS电压电流曲线（型号IRF9630）），Vgs>0V

PMOS正常的饱和导通电压为负正电压（参考PMOS电压电流曲线（型号IRF9630）），Vgs<-10V

对照曲线图，Vgs=0的时候，Rds等效电阻约为80K欧。

那么由于输出电压为7V,PMOS管与负载串联，可以推测出，负载电阻约为7/24=RL/(RL+Rds)---->RL=(560/17)K=32.94K约33K

& Y& g8 b( N6 @5 j! Y, c# p