找回密码
 注册
关于网站域名变更的通知
查看: 210|回复: 2
打印 上一主题 下一主题

高频谐振转换器设计注意事项1

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-5-26 10:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

+ o! u) I$ P) d: J% e( o高频谐振转换器的设计考虑因素包括元件选择,带有寄生参数的设计,同步整流器设计和电压增益设计。本电源技巧的重点是影响开关元件选择的关键参数,以及高频谐振转换器中变压器内部绕组电容的影响。& L1 J% S  c+ N; h2 J0 f% f9 W
在过去的十年中,宽带隙(WBG)设备的商业化使功率转换器能够以更高的频率工作,从而获得更高的功率密度。高性能电源刚刚开始包括WBG器件-特别是碳化硅和氮化镓场效应晶体管(FET)-由于它们的输出电容(C oss),栅极电荷(Q g),导通电阻(R DS) (on))和反向恢复电荷(Q rr),在相同的击穿电压电平下,它们都比硅或硅超结FET低(或不存在)。较低的Q g降低了所需的驱动功率– P drive = V drive Q g Fsw –较低的R DS(on)减小了传导损耗,其中V drive是驱动电压,F sw是FET开关频率。除了Q g和R DS(on)之外,在高频转换器中选择组件时,考虑C oss和Q rr也很重要。
3 z. ^' W2 W; H3 r) V" u在如图1所示的电感-电感-电容器-串联谐振转换器(LLC-SRC)之类的谐振转换器中,谐振储能电路中的电流对FET 的C oss进行充电/放电(图2中的状态1),以便实现零电压开关(ZVS)。ZVS表示FET的漏极到源极电压(V DS)在其栅极电压变高之前达到零。因此,较低的C oss可以在相同的谐振槽电流水平下实现更短的死区时间,从而实现ZVS。较短的死区时间意味着较大的占空比,并且初级侧谐振电路和FET上的均方根(RMS)电流较低,这意味着更高的效率和以更高的开关频率工作转换器的能力。( R- f6 R5 P% H' d, Y: C- d7 S

0 g2 p4 x; j/ d% `+ P1 _
# t6 w& J; E7 B; x/ D* `
6 h4 m& M6 R( q2 K" |+ N图1 LLC-SRC
8 m9 J' `, K- Q, m, ^; W为了实现ZVS,在FET的体二极管始终有一个电流导通的时间段内- 图2中的状态2。如果FET具有Q rr并在体二极管仍然导通电流时再次导通,则FET本身将产生反向电流以放电Q rr并引起硬开关和高压应力-可能损坏FET。
9 c( b- w4 E; R
! F- h) y6 W5 ]5 F/ A( ~- ]# d ! O4 W+ M4 _1 K( A: J
% k/ w+ B, |! `" b4 Z5 K
图2 LLC-SRC的切换转换
2 ?1 N% Y% o8 U- D/ j. l图3说明了如图1所示的LLC-SRC启动过程中的这种硬开关现象。当FET Q 2首先导通电流时,就会建立电感电流I PRI。电流I PRI然后通过FET Q 1通道和体二极管传导。在不允许电流反向流动的情况下,FET Q 2再次导通。由于Q rr,FET Q 1自生反向电流以放电Q rr,这会导致高电压应力。
3 T" z: k$ p" s1 w2 K# B  a8 t$ {- D' J: ?& K" R
: ?' b+ m7 `1 q; ]9 v! y  ~
0 P* O' n- w7 U- {4 S8 @! c
图3由于Q rr而导致的硬切换6 _; g; |1 _+ u0 n  T4 z: z1 I0 J
在高频谐振转换器中,谐振回路的阻抗通常比低频谐振转换器中的阻抗低得多。因此,期望高频谐振转换器中的启动浪涌电流更高。以图1中的LLC-SRC为例,当输出电压为零(启动时的初始条件)时,限制Q 2首次导通时启动电流的唯一阻抗是L r – LLC-中的串联谐振电感SRC。高效高频谐振转换器设计,尤其是总线转换器,通常将L r最小化以提高效率。较小的L r值使在相同的启动频率下启动电流更高,因此更容易受到Q的影响。rr相关的硬切换。因此,在高频谐振转换器中必须使用低Q rr FET。
2 j, W+ V8 M# J% J6 @. Y3 i利用WBG器件的上述优势,可以在兆赫兹范围内操作隔离式谐振转换器,该频率比传统隔离式电源快5至10倍。在此“高频”域中,曾经在转换器设计过程中被认为“可忽略”的许多参数不再可忽略,例如变压器绕组电容器。3 D( V0 D8 E' _2 G
在传统的谐振转换器设计过程中,设计人员必须确保存储在谐振槽中的能量高于存储在FET C oss中的能量,以便C oss耗尽存储在谐振槽中的能量以实现ZVS。以图1所示的LLC-SRC为例,公式1确保了这种不等式的有效性:2 Z& y# B% {# q
: w4 B# U( J- M. u9 _
, ]! q$ T4 M  k0 b/ G1 l9 ]
其中I Lm是励磁电感器L m的峰值电流,V in是LLC-SRC的输入电压。通过将电感的欧姆定律应用到L m,可以将公式1改写为公式2 :
3 s, J0 b9 l/ o6 ]' i: A 7 u0 c. |- u: s; U
/ S- B) g9 h* f" E/ |
其中n = N p:N s1(假设N s1 = N s2)是变压器的匝数比,而V out是输出电压。4 f8 v- _7 P1 Q) Z0 p- p. M+ I
当谐振转换器设计需要覆盖一个宽的操作范围和保持时间,L 米通常是为了保持大号小于值小得多上等式2的右侧Ñ = L 米 / L [R低(施加大号Ñ值从在闭环LLC-SRC设计中为4至10)。当谐振转换器设计(例如总线转换器)需要高转换器效率时,最大化L m会降低初级RMS电流,从而降低传导损耗。在这种情况下,L m值将接近等式2右侧的值。但是,等式2仅表示理想变压器的理想条件。在实际的变压器中,许多参数可能会影响Coss充放电能力。最关键的参数是绕组内电容。4 ]; K- C# u5 J9 q( p
图4示出了在LLC-SRC,其中电流上升的开关瞬变过程中的简化电路模型米(I Lm的)放电Ç 当量(该C OSS两个FET的在与谐振电容C系列- [R ),假设Ç ř作为电压源。如果没有变压器绕组内电容(C TX),则所有I Lm均达到C eq,公式2有效。但是由于存在C TX,某些I Lm必须去C TX才能改变变压器绕组的极性,从而降低了C oss放电能力,并可能导致丢失ZVS。因此,必须通过使初级绕组的各层与各层之间的距离以及次级绕组的各层之间的距离保持较低,来保持较低的C TX。4 Y1 f* O  h/ s# S& d0 Z

" I5 E! j/ f/ H( b) {' o
% W, }  H) p8 {  P2 m: s7 C$ G图4变压器绕组内电容器的影响
: X% a/ p1 m3 [) |+ m& q确定L m值的经验法则是仅使用通过公式2计算的最大L m值的一半,因为通常在实际构建变压器之前很难预测C TX值。在具有400V输入的转换器中,C TX通常落在22 pF至100 pF的范围内。一旦确定了变压器结构,在电路仿真中对C TX建模也非常有用,以确保具有裕度的足够低的L m。

该用户从未签到

2#
发表于 2022-5-26 13:13 | 只看该作者
高频谐振转换器是什么东西。干什么的?

点评

这你都不知道吗?我也是等着版主,给我讲一讲的。  详情 回复 发表于 2022-5-26 14:58

该用户从未签到

3#
发表于 2022-5-26 14:58 | 只看该作者
架海梁心 发表于 2022-5-26 13:133 T! `& X) |" I' `/ C1 B  y
高频谐振转换器是什么东西。干什么的?

9 R0 N. |, Z6 o/ R这你都不知道吗?我也是等着版主,给我讲一讲的。) \. q. U9 \  J
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-5 10:33 , Processed in 0.171875 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表