我的失败教训，与兄弟们共享！

tahoxu

看了大家的讲解，有部分很明白，但有部分有很晕！思考了许久都还是晕！
$ b8 _0 K0 t& K2 r9 t9 V' |隔离焊盘要比焊盘大我是知道的，但是同样是隔离焊盘和焊盘一样大，为什么在正片就怎么都没问题，在负片就会有问题呢？
应该是我对正负片的理解不够。我的简单理解就是：正片为所见即所得，负片相反。但为什么在正片中不短路在负片中就短路呢？
。。。
另外，在Allegro中，正负片是只能在出Gerber时选择的么？是不是还可以在做叠层结构时就选择了呢？
3 I; _9 f0 ?! B; i这样的话，可不可以在做Layout时，在Allegro中就显示为正负片不一样了呢？因为好像我看到的在Allegro中正负片的显示是一样的。是不是需要做什么方面的设置呢？

sheen

宝贵经验,谢谢分享!

superlish

Original posted by tahoxu at 2008-7-2 10:25
看了大家的讲解，有部分很明白，但有部分有很晕！思考了许久都还是晕！
隔离焊盘要比焊盘大我是知道的，但是同样是隔离焊盘和焊盘一样大，为什么在正片就怎么都没问题，在负片就会有问题呢？
4 G7 f& z# s! q' z: i2 W应该是我对正负片的理 ...

2 V/ M% V6 Z. M0 \! W
正片有个SHAPE TO  ****   SPACING    短路会抱错  你自动就会去避开了   当然后面出GB就没问题了
- {3 K$ s: R4 P" p1 U" U6 a) x
在负片  如果你也手动去避开    也许也没问题
5 d  Z( X& b( Y) z9 ~+ k- L
  N7 W6 Q7 l- W  J4 o4 g) }[ Last edited by superlish at 2008-7-3 11:36 ]

root

好帖啊！顶～～～～～～～～～～～

kompella

原帖由 sleepyingcat 于 2008-6-19 11:01 发表
2 p8 t' T* F5 e; V. R" C, r- W- i这个应该是可以避免的错误,做完设计为什么不用CAM350检查?这个是做设计必须要做的,还有原理图网表和PCB网表的比较,都是非常必要的东西.
所以好的检查习惯是必备的.

“还有原理图网表和PCB网表的比较”——这个初次听说到，兄弟能不能介绍一下？

aesther

第二种方法板厂肯定有意见的，哪怕是没连接的盘也是要有PAD的。

血色浪漫II

原来PAD还有这样多的学问
4 b' d" l' q$ d# _正片和负片是因为它们用的药水不同，所以在生成底片时候也不同。
# G' G6 N: \/ A4 ~# Z正片：所见即所得，在底片掩模的时候，曝光地方的CU会被刻蚀掉，剩下的就是我们见到的
2 x1 y/ ~. ]! e7 i+ K8 }负片：反过来咯，曝光的地方不会被刻蚀掉
. C4 `! y) R0 g7 A所以，正片负片的归宿在最后曝光的处理结果不一样

! r" U+ I* m  p. x+ l7 s4 UPS：只作参考哈，因为我也没去过工厂，只是在PCB工艺书上见过这样的解释

chuyann

好贴   我一直都不敢用负片

dabao

好，学习

matice

原帖由 dabao 于 2008-7-12 18:07 发表
  ^% ^1 o2 y) D好，学习

这么多的帖子，大家都说你的pad做的有问题，怎么能这样做呢，什么的，但其实没有一个人真正的条理的解释焊盘的制作。
, I- A6 V* P- |: L比如，如果thermal用flash，会怎么样，用circle会怎么样等。
) `6 J6 }0 D* E. f
/ x0 V7 W* i+ M& }1 n* m还有论坛对铺铜的问题，也没有系统深入的介绍的帖子，有人提出问题，就有人说，去靖华区看某个帖子吧，但其实都没有系统条理的解释清楚。

shiqiang

前些时间我碰到了和楼主同样的问题....还是是打样!  这点值得一看...

fenqinyao

原帖由 teky 于 2008-6-20 20:48 发表
这个问题主要还是LZ经验不足造成的啊，Anti pad当然要比 regular pad大啊

. W+ b4 E8 V9 d9 v. c. e先不管楼主经验问题，能拿出自己的失败经验教训给大家提个醒，这是个比能拿出成功经验要难得多，为了这个，我给楼主加5分

GJC840521

好贴,顶上

fujianhui

恩，，不错不错，，。学习了。。顶顶。。刚刚接触CADENCE 太多东西要学了

jinxinyu

以前用PADS，现在正学allegro，感觉allegro确实币PADS麻烦了不少，也容易出错误。帖子存下来看看。