求教高手：对于打地孔有什么讲究吗

mengzhuhao

孔的大小，数量，布局应该如何考量
3 G2 {" U/ p* q* P" {) ]4 k
  }! ^: H! r) a  x( c下面是我打的一个截图

forevercgh

有听说过过孔间距为波长的1/20

mengzhuhao

如果板上晶振是20mhz
其他高速能到100mhz以上
那么这些地孔的间距是不是按照最高频率的来算吗

300000000000/100000000=3000
3000/20=150
+ s: M7 q& Z0 u/ L7 R" L9 L) z; W??
不会这样吧

forevercgh

原帖由 mengzhuhao 于 2008-6-19 19:43 发表
如果板上晶振是20mhz
其他高速能到100mhz以上
5 t7 |: k- y- C5 ^1 M, `# `7 M那么这些地孔的间距是不是按照最高频率的来算吗

  z8 a, l( J' k2 [' O5 l( A300000000000/100000000=3000
, h/ `4 v$ g2 C! P9 ]$ S3000/20=150
??
不会这样吧

计算基本是这样的，不过这个1/20主要用在地过孔拿来作为屏蔽EM时用。如果从减小loop area的角度考虑，在不破坏参考平面完整性的基础上可以加尽可能多的接地via，但关于这个问题，众说不一。很难定量讨论。

liqiangln

这个问题太复杂了，你打地孔是电源，信号，测试？
用途不同，方式也不同！

frankyon

比如说螺丝孔位的考虑!
% G) P* n5 B1 ^5 p板上的地孔我们公司打的很多 基本上100mil就打一个, 除了连接地 还能散热呢!!
! F; ^% L& d9 M+ C3 k6 Q  V对那种guard traces 保护路径的地 多远打一个孔 好象能计算出来., 还请高手赐教!!

zsq0503

对于过孔和信号波长的关系只是在书上看到.实际运用中关注的比较少,还是请有实际经验的兄弟来发表下

wan

关于这个问题 ,我也很感兴趣, 不过我知道不太多, 还请高手多讨论些!!
刚刚在其它地方看到:
. Q( p7 m( M6 i8 |6 t
我们知道，频率与波长的关系为f＝ C/λ。式中f 为频率，单位为Hz，λ为波长，单位为m，C 为光速，等于3×108 米/秒，对于22.894MHz 的信号，其波长λ为：3×108/22.894M=13 米。λ/20 为65cm。本PCB 的敷铜太长，超过了65cm，从而导致产生天线效应。目前，我们的PCB 中，普遍采用了上升沿小于1ns 的芯片。假设芯片的上升沿为1ns，其产生的电磁干扰的频率会高达fknee = 0.5/Tr ＝500MHz。对于500MHz 的信号，其波长为60cm，λ/20=3cm。也就是说，PCB 上3cm 长的布线，就可能形成“天线”。所以，在高频电路中，千万不要认为，把地线的某个地方接了地，这就是“地线”。一定要以小于λ/20 的间距，在布线上打过孔，与多层板的地平面“良好接地”。
: {2 N1 ]" W( r8 }, ~
! k( `) Q/ I3 ?4 A3 j/ {我想问一下,VIA 的大小有什么讲究,吗?  是越多越好吗?

[ 本帖最后由 wan 于 2008-6-20 21:32 编辑 ]

yzl

我也是打些地孔，但不知道取多大合适，我都是随便打的！设计不是很正规，看来以后的设计中要注意了！

mengzhuhao

原帖由 wan 于 2008-6-20 20:53 发表
关于这个问题 ,我也很感兴趣, 不过我知道不太多, 还请高手多讨论些!!
* M6 `9 j8 s2 U8 C% z* }* z  ^刚刚在其它地方看到:

我们知道，频率与波长的关系为f＝ C/λ。式中f 为频率，单位为Hz，λ为波长，单位为m，C 为光速，等于3×108 米/秒，对 ...

希望高手能更多的解释一下
' W0 y1 b) x5 ?7 g% g我现在也是沿着走线两侧多打一些via
  `4 \! K* x% y# X6 {( F$ C让上下的地保持联通

lisaliang0520

我也不知道怎么打 只是觉得合适就可以了 并且尽量注意不把地层和电源层分的太厉害