找回密码
 注册
关于网站域名变更的通知
查看: 1939|回复: 3
打印 上一主题 下一主题

[仿真讨论] 急问关于接插件附近反射的问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-12-30 10:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位好:- N6 o* N- D% ^: k4 V6 ?
       小弟想请教一个关于以太网中的一个问题:现在有一块以太网PCB板,该部分由CPU+PHY(单口百兆)+隔变+RJ45组成(带外网管口),分为扣板和主盘,扣板上有CPU+PHY+隔变+RJ45,然后在扣板的隔变上跟PHY的同一侧通过2.54mm的连接器连接到主盘上的隔变+RJ45,现在只焊接CPU+PHY+隔变(主盘)+RJ45(主盘),扣板上的隔变+RJ45不焊接,通过主盘上的RJ45用示波器测试百兆信号的眼图发现眼图有严重的塌陷,压模板情况很严重,通过ping CPU发现有丢包的现象出现,我怀疑是2.54mm的连接器附近阻抗不匹配引起了反射导致信号眼图塌陷蜕化。
" N+ D! e9 c; e% U6 Y7 o    现在想请问:1、是否是因为反射引起的?$ e) q& }* ^/ ~1 l) f7 S
                         2、如果是由于在连接器附近的反射引起的,需要在扣板的连接器(2对差分线)附近做RC或者R到地的匹配吗?% p8 f/ w* A/ i6 Q, I0 O( P0 U
这里高手很多,想请教下高手遇到此问题该怎么解决为好?非常感谢!/ U$ J0 X- M: [
                  

该用户从未签到

2#
发表于 2011-12-30 13:14 | 只看该作者
1)2.54mm接插件过100ohm差分,阻抗失配是肯定的& c4 t# g7 p# s0 R1 M7 a; c$ A, K
2)眼图塌陷也可能和100base-t的驱动模式有关,如果有相关寄存器,调整试试/ u) j: e7 G1 o. x: T
3)bob smith匹配有没有加
( {. R' ~; M, x% ~# b# D4)phy端的基准源的偏置电阻微调
  c9 ^$ g5 @2 x5 ?3 q# ~定位的方法:
6 J- p/ M4 }/ z/ r2 K+ g1)CPU+PHY+隔变+RJ45全用扣板上的,在信号不过接插件的情况下,进行100base-t测试,看是还出现压模板
: d, B& y, u. x2)既然有做隔变和RJ45的兼容设计,stub如何处理,是否得当

评分

参与人数 1贡献 +10 收起 理由
shark4685 + 10 很给力!

查看全部评分

该用户从未签到

3#
 楼主| 发表于 2011-12-30 16:35 | 只看该作者
首先很感谢forevercgh的耐心解答,小弟表示由衷的感谢!! z! i1 t2 a- l% e$ E7 R
对于版主提出的几个问题,我还想继续提个问:1 U; s$ n) [% Y2 \& T( |% [1 A
(2)中所说的100base-t的驱动模式具体指的是?一般会在PHY的什么寄存器里设置?" ]0 K- ~/ h2 ?+ o9 |- w1 B6 W
(3)Bob-smith匹配有加;
' @' C! A6 r& X, S(4)PHY端的基准源的偏置电阻指的是那个精密的下拉到地的电阻吗?: _3 M6 k) [/ r) ]% f/ I
# C1 ^6 p5 e1 r' K
对于定位我已经做了如下实验:
; u& w, }0 O$ ?(1)不经过接插件,只在扣板上焊接隔变和RJ45,并将隔变与接插件的走线隔断,不留STUB;8 @6 z! i1 C3 d  t8 B  C& r6 J
(2)在扣板上直接从PHY出来的差分线飞到下面的隔变,扣板上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;; O2 y* {3 l( |9 r6 Z
(3)在扣板上直接从隔变出来的差分线飞到下面的RJ45,主盘上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;
& n, w! f( ?7 _+ y2 |7 l. t( j- g    以上三个实验测试眼图发现均可以通过,虽然有极少部分压模板,但是没有出现塌陷的情况。但是只要经过接插件眼图就有很严重的蜕化现象。所以我怀疑问题就出现在接插件上。2 E; t6 A0 d) N) E4 T
    我在扣板的接插件2对差分线上分别做了以下实验:) Z- c$ d$ Q, Y; {
(1)并49.9欧电阻+10pf电容到地;阻值从47逐渐变换到82欧
  j, y2 B4 t* R1 g, R(2)只并10pf电容;* `2 }# p4 V( H# ]
(3)只并5pf电容;
" f5 B% b: `/ L& ^! g/ B3 d1 j(4)并47欧-100欧电阻;
' B4 l: ]) C8 K. C- K" a    以上四个实验中,只有实验一的49.9欧+10pf眼图可以通过,ping包也不会出现丢包的情况;其他的实验均未解决该问题;实验(4)中的并电阻到地可以改善眼图的塌陷情况,但是信号幅值减小了很多,随着电阻阻值的增大幅值有所增大;
7 q, }7 [/ A* b5 b, g( |% |    这就是我今天做的一些实验,不知道有没有说服力,还请高手指点!非常感谢!/ Q  G# u+ C, E/ A

该用户从未签到

4#
发表于 2012-1-9 10:11 | 只看该作者
可以试试:主板phy后面加两个0欧电阻,一个到主板隔变TR,另一个到连接器,用哪个RJ45就焊接哪个电阻,另一个电阻断开。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-15 06:21 , Processed in 0.093750 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表