ECO导入问题

lanxinzyf

汗，我刚的贴没发上去么？又要重新打了。
( F8 d$ s2 ^6 [, q3 ~
8 ~+ R' I8 s/ d1 o; Q原理图更改后需要导入PCB，
  _7 _# _8 b8 X- _' x' I6 r5 }但是比对过后导入ECO文件却发现一些本已连好的走线被删了，只能重画（ECO是用ASC与PCB比对）
+ [  m/ v! j1 x大家认为是网络修改的内容与这些网络相关的原因
$ r7 m: C# [% @但却发现并不是所有这种情况走线都会被删

2 P  Y2 {  n) G! j* d. c不知道是什么原因
个人猜测：会不会与ECO文件有关，它下面的那一票网络每次都让我很头痛啊··
随便找了个ECO文件贴下，^_^

lanxinzyf

有时如果是简单的板，线删了重新连下也不费什么时间
但是有VGA，DDR之类的那些板，特别是走线又有特殊要求的，线被删了很头痛啊。唉···

李加乘

我也碰到过，本来想重走了，后来又重新导了几次，就没在删掉了，至今也不知道原因，顶起来，不知有没有高人帮忙

lanxinzyf

有哪位高手进来帮忙下啊

geniereta

你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

lanxinzyf

Original posted by geniereta at 2008-6-27 15:28
你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

有啊，都是在原先的原理图基础上更改的啊。位号什么的都不会动的。
) J9 ~2 Y; M+ ?
2 ?- z4 x8 `& l$ Z. G! s3 L$ J因为不是每次导，线都会没掉，所以感觉有点奇怪哦。

luokefei01

Quote:

Original posted by geniereta at 2008-6-27 15:28 PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计5 |$ ~$ @; f; [/ e3 l# w' D
你在ECO以前，要保证你现在的元件位号，和被替换的元件的位号是一致的，就不会出问题，

9 Y) y; e& L/ _/ W3 x) ?* q) \1 p% h9 |% o$ A8 nPCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计+ l! Q3 y! O" q
$ k) V6 |3 y, N0 l0 v5 y" u( a有啊，都是在原先的原理图基础上更改的啊。位号什么的都不会动的。PCB论坛网站' p. M6 V1 e) }- m
PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计0 C, A  J7 ^, Y+ D+ [" R7 Y
因为不是每次导，线都会没掉，所以感觉有点奇怪哦。

% j+ h  q: _2 t* X1 ?而且还要保证你在原理图中给的封装，在你的PADS library里面是否都有这些封装。你再试试，

lanxinzyf

回楼上的
% P' c+ G& t; @& W我们这边原理图跟PCB的库是一起建的,封装对应上肯定没问题