找回密码
 注册
关于网站域名变更的通知
查看: 492|回复: 3
打印 上一主题 下一主题

MSP430F6726A晶振不起振问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。
: O2 G' _7 O" W主要问题:使用32.768kHz晶振接mcu24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti技术人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得:
! e/ V# o, g* K! K6 x9 pvoid  Systerm_Clock_init(void). y4 Q% y+ B/ k$ m, a- [
{1 g% J/ @( a% ~
   volatile unsigned int i;  
# M; [4 p' r* K3 U8 N# C; W' H   PJDIR |= BIT0 | BIT1 | BIT3;                         //ACLK, MCLK, SMCLK set out to pins: ?5 s0 H4 ^+ j% \
   PJSEL |= BIT0 | BIT1 | BIT3;                         //PJ.0,1,3 for debugging purposes.
1 y- R4 \! O6 _+ h7 i  v0 n: Q1 T$ ?/ h  X, w/ E
4 n$ M! ^: B/ Y
   // Setup UCS  * q; W" g$ W; k' H. d" D
   // Loop until XT1 fault flag is cleared% {% N4 @2 e' A3 b
   do
' a5 O2 e9 p8 L+ I6 s' N5 b   {; [+ o& M; ?' z' j4 t1 f
      UCSCTL7 &= ~XT1LFOFFG;                            //Clear XT1 fault flags- P* E+ C/ `1 i2 }$ {, C, E" n
   } while (UCSCTL7 & XT1LFOFFG);                       //Test XT1 fault flag" o& ~! Z6 |# U; @9 r5 o9 t' [6 `
     J! r  G. [; p- J. O5 k" C7 ?* y
   UCSCTL6 &= ~(XT1OFF);                                //XT1 On, C( M, n5 d0 L* Y5 t
   UCSCTL6 |= XCAP_3;                                   //Internal load cap  F, ^5 J' ]2 I' u0 @" v' Y
   __bic_SR_register(SCG0);                             // Enable the FLL control loop
/ ^1 s1 g, D, ~6 b9 |7 R$ C   UCSCTL0 = 0x0000;                                    //Set lowest possible DCOx, MODx
: Z( k' J& [' p; e; D   UCSCTL1 = DCORSEL_5;                                 //Select DCO range 16MHz operation
) W& B' z# A7 |1 G5 q2 O! I: ^   UCSCTL2 = FLLD_0 + 511;                              //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz                1 V' b0 H3 C" w! v  y
   __bic_SR_register(SCG0);                             //Enable the FLL control loop3 N, Z2 q, X* q# z- _- j* ]
   __delay_cycles(600000);                              //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle
* R( _8 ^) t! l& }+ z6 g( _  ~  5 B/ ]+ n2 F  A  ]( J) S# Z4 ~# B
   UCSCTL4 |= SELA_0+SELS_3+SELM_3;                     //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M/ H6 Z% A/ I" D; z
   UCSCTL6 &= ~(XT1DRIVE_3);                            //XT1 stable, reduce drive strength*/
% o9 G! p6 X7 W0 S; M! W   
3 U; h0 x6 I5 |' ~}4 \7 c* f8 H% g. B2 u3 V  ^( p0 W
实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。0 Y* C9 g# h0 }$ D% _: d
. R; I/ j+ `9 v2 a

, y! }0 D; J  L) x. J/ E4 B

该用户从未签到

2#
发表于 2022-11-22 11:14 | 只看该作者
看了看例程没问题,再检查一下其他的东西!

该用户从未签到

3#
发表于 2022-11-22 13:29 | 只看该作者
PCB板布线错误。单片机质量有问题。晶振质量有问题。负载电容或匹配电容与晶振不匹配或者电容质量有问题。

该用户从未签到

4#
发表于 2022-11-23 09:27 | 只看该作者
外部晶振是无源晶振,只要电路和电容没问题,就能起震
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-23 19:26 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表