电源完整性怎么设计

Ber_thaw99

引言
0 F! d' E0 a( x6 g电源完整性这一概念是以信号完整性为基础的， 两者的出现都源自电路开关速度的提高。 当高速信号的翻转时间和系统的时钟周期可以相比时， 具有分布参数的信号传输线、 电源 和地就和低速系统中的情况完全不同了。与信号完整性是指信号在传输线上的质量相对应， 电源完整性是指高速电路系统中电源和地的质量。 它在对高速电路进行仿真时,往往会因信 号参考层的不完整造成信号回流路径变化多端， 从而引起信号质量变差和产品的 EMI 性 能变差， 并直接影响信号完整性。 为了提高信号质量、 产品的 EMI 性能，人们开始研究 怎样为信号提供一个稳定、 完整的参考平面， 并随之提出了电源完整性的概念。EDA厂 商cadence公司资深技术工程师曾指出， 在未来的三到五年内， 电源完整性设计将取代信号完整性设计成为高速 PCB 设计新的难点和重点。
2 m0 q- H  x; v4 H- V3 W5 o

电源完整性的影响因素及措施: j; \$ u" t& X* ~

8 I3 j* @7 B3 m& o
电源完整性的作用是为系统所有的信号线提供完整的回流路径。但在技术高速发展以及生产 成本的控制下，往往不能为所有的信号线提供理想而完整的回流路径，这就是说，在高速电 路中，不能够简单地将电源和地当作理想的情况来处理。 这主要是因为地弹噪声太大、去 耦电容设计不合理、 回流影响严重、 多电源/地平面的分割不当、 地层设计不合理、 电 流分配不均匀、高频的趋肤效应导致系统阻抗变化等诸多因素都会破坏电源完整性。+ _$ g8 E9 m& Q6 m

, t$ a7 B% ]1 a/ d2 b0 d

地弹噪声
) Y1 q4 P- [- ~/ V/ G
& B: Y3 r$ ?! Y- r* A; o" j9 i" G% ^% T* r' V! U
  Q0 Y) Y8 v8 `& ]7 P7 B; M0 a% [
7 I. _9 Y5 v5 k% G2 X7 k地弹噪声也称为同步开关噪声(SSN)，通常认为是由电路的感应引起的。当电路中有较大的 瞬态电流出现时(比如多条信号线上的信号同时翻转) ，会在电路分布参数所引起的感性阻 抗上产生瞬态电压，进而便引起 SSN。芯片封装结构的 SSN 是由于突变的电流流过封装结 构的引脚、引线和焊盘等寄生电感所导致。如芯片的多个输出管脚同时触发时，将有一个较 大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪 声，这样会在真正的地平面(0V)上产生电压波动，此波动对其他共电源/地总线的静态驱动 将构成严重的干扰， 甚至引起误触发。 负载电容的增大、 负载电阻的减小、 地电感的增 大、 开关器件数目的增加均会导致 SSN 的增大。 要抑制 SSN， 应首先知道该噪声的大 小与哪些变量有关。 由噪声产生机理不难得出， SSN 和电路的寄生电感及瞬态电流的变化速率成正比 5 J- J+ u2 a2 ]) C$ I. I% N* {
, W2 J: o3 y; i8 w0 f4 C% a' V" R( f) E2 q

) }- p$ [6 X0 Q- _: {- c4 v
其中， L 是器件电路的总等效电感 ；IΣ为器件多个管脚同时触发的电流之和；t?为触发 时间。所以，减小 SSN，可采取以下措施：
. Z7 u6 A7 Y# D9 y

(1) 增大信号的转换时间。 例如一些 ASIC 有快速和慢速工作模式，可采用其中的慢速工作 模式来增大信号的转换时间。


(2) 合理的安排电源/地管脚。对于接插件而言，应该比较均匀的分配电源和地管脚，这样电 流可以相对均匀的流到各个地管脚 ；对于一些采用 QFP、BGA 等封装形式的芯片，同一 类型的电源或地( 如都是数字地) 管脚一般都不止一个，尽管这些管脚在内部逻辑上都是连 通的，但安排芯片的电源时，应当将同一类型的电源或地等价对待。$ m1 d% B, z  {

+ f. q7 m% A3 w2 [9 Y2 g
(3) 使用去耦电容。将电容尽可能靠近有源电路放置，可以减小 SSN 噪声。在设计中为了有 效的抑制 SSN 噪声，倾向使用自激频率比较高、高 Q 值的中等电容分布于整个模块。图 1 给出了去耦电容的参考配置。. t9 `5 y; I- g: j; O3 P% r  Y7 [
% {4 ?. e: q( u
  `' B8 X/ E! n$ h

  n/ e! ~4 @8 I( y3 U
7 I* Z- G' K. x用电感/磁珠隔离的电源两侧都需要双电容滤波， 且为对称的Π型。这是因为，根据阻抗公 式，用向量表示的正弦稳态电路中电容的阻抗为 ：
, N$ v* z. B  P7 [( F- U

其中 Xc 为容抗。 显而易见， 容抗与频率成反比。 因此较小的电容可以有效滤除高频谐 波，较大的电容可有效滤除低频谐波。图 1 中， 右端电容应靠近有源电路(如芯片)，而不 是靠近电感/磁珠， 或者至少将 C2 靠近有源电路，这主要是为了防止有源电路产生的谐波 干扰反串到电源端。当然，以上电容配置都仅仅是参考值，实际中应根据系统的工作频率适 当选择电容，以使电源的滤波效果满足要求。
2 E  ^: n" I) D- R2 Z0 K

(4) 使用差分信号线传输信号从而可以抑制流过寄生参数器件的电流。# }2 i5 J9 G/ O' \: Y; n
! \% M8 M. ^- q2 u9 a% k' R. u


) d% w# U: _: F0 b! W
8 Q- z+ f0 V9 x7 I回流噪声# P2 A' T! W+ [1 \1 u/ `; S  |
4 ]+ P$ w! {5 T
) N$ q3 Z! }; R& X6 y  P- u% j$ k) ?: ~
% i  `4 P1 T- q# H
只有构成回路整个电路才能工作，这样每条信号线上的电流势必要找一个路径以从末端回到 源端，为此，一般会选择与之相近的平面。由于电平面的(包括电源和地)分割，例如地层被 分割为数字地、模拟地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。此 时一般应采取电感/  磁珠隔离电平面和 20H 原则。
: c8 X( x; R7 v  Q4 e  i  ^9 T' U, D! Y
" |7 j$ T" N" `  p+ j! P! |9 u
在信号速率很低时， 回流沿电阻最小的通路；当速率较高时回流则沿电感最小的通路， 这 样使用电感/磁珠隔离可有效避免电平面之间的串扰。通常在 PCB 设计中，返回通路位于接
: ^9 L) ]! }: V: t" ^. s6 e
% q% l3 h) ]" c/ l
地层上， 当回流到达驱动元件时，旁路电容会提供通向正确电压层的通路。为了维护良好 的信号质量，需要提供一个干净的畅通无阻的返回通路。有几条针对各层的简单规则要遵守： 各层要尽可能连续， 放置过多的隙孔可能会导致回流沿着非最优通路传播；在接地层必须 避免铜皮断裂带，如果时钟信号线路在铜皮断裂带上方通过，这个断裂带将导致时钟的返回 通路电流绕着断裂带返回，这将增加通路的电感并减少信号线路上时钟脉冲的上升时间，同 时还将增大串扰的可能性。
, z) E% A0 Z; j) K3 p* T. [
/ Y( E6 ^! x+ M6 t; }8 J9 V6 r
所谓 20H 原则就是相对地平面，电源平面需要缩进 PCB 板 20 倍厚度的距离进行布线；同 样，对于信号走线，也适用 20H 原则，即在参考平面(电源或地)内也需要缩进 20H 再布线， 这 样 可 有 效 衰 减   70% 的 边 缘 场 辐 射 强 度 。 该 原 则 如 图 2 、 3 、 4  所 示 。/ G5 t6 l9 U4 Y- P- g! H( K, p# r
  ^2 {4 }0 `" a' u  t: P$ ]/ t
) U) O4 V) Q* X+ q7 M" b6 o# L9 L8 ^& g6 f8 W$ s  k$ V5 j

& F* C- q5 y4 d3 e) M2 I

5 h2 D3 ]6 X$ d+ b图 2 中，电源平面和地平面的布局尺寸相同，在这种情况下，容易引起噪声，并破坏电源完 整性。图 3 和图 4 是考虑 20H 原则的正确示意图。
. B, ~" _: b1 z) r
8 J) ^/ W4 y5 W1 X' M/ o( s
  l2 r0 Y) p5 G6 l) A) r( U* u) i9 p( y" W
+ r: |1 L+ C3 ?" \. \0 n, i2 }
" C4 L6 k( B. ^6 H8 w9 F% v断点2 R" }: F8 C, P; I) t1 D! q
5 A# \7 m0 o  u9 _. R. `  _7 d5 z; e0 |1 S7 @4 V2 ~. l

8 v7 i: F1 J+ f+ A
断点即信号线上阻抗突然改变的点。 当用过孔将信号输送到电路板的另一侧时， 板间的垂 直金属部分既是不可控阻抗，这样的部分越多，线上不可控阻抗的总量就越大，从而会使反 射也越大。同时，从水平方向变为垂直方向的 90°拐点是一个断点，也会产生反射。如果 这样的过孔不能避免，那么就尽量减少它的出现。
( F( K" X# m$ \' L结语4 ?. p6 N' Q) v; }- D9 A9 n! N2 l

4 o/ ~+ `! @1 n7 W+ Z$ S* Y! F0 |
8 C; Z% D+ o: @0 p! ^# J4 \
目前， 对电源完整性的研究还很不成熟， 很多问题包括理论分析和实践应用， 都有待解 决。 比如目前每一种仿真工具都有其局限性，因此只能依靠工程师的现场经验。而且观念 问题也亟待解决：不是有了仿真工具 , 就一定能做好高速 PCB 设计。基于电源完整性的一 体化设计是一种全新的设计观念， 电源完整性分析不是要找到一个完美的解决方案， 而是 找到一个满足约束的设计空间。 从这个意义上来说符合规则的设计才是好的设计。
# S0 H2 {, ~6 }- O8 t