|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
. m2 {' c( e' ^! d* r P, p. H
8 j% {6 h m8 p( W2 J% G5 D% R, W4 q& l! @7 B2 X! d
SIP特点：" J* h5 T( m& t4 l/ H; m
1.可以把不同的IC集成在一块
4 T0 P. B: ~8 I# l9 h( n1 a2.可以把不同工艺的IC集成在一起6 z6 ~9 P: X" o4 k T% q# u' Y
3.能集成有源和无源
4 U& ^" R% R: ?% E% c4.SIP内部器件可以根据需要自由组合: b' l5 R- N+ U( G' z; g
5.提高器件互联性能
. B- m9 U/ ?: b6 f6 s9 F% X, M6.基板中可以埋入有源或者无源
8 U' _$ X& u; N3 G: [, t7.集成一个或多个SOC, A! T8 h2 I9 p- z g
SIP设计优点：
- H4 G) k3 j! B$ X: U1.成本低
: n8 l5 y1 o3 @2.密度高0 _. V3 _' S( g3 W
3.性能高: k ]) r& p- o3 r; o" x4 u
4.功耗低8 J% H8 y; R: _% y, u2 z7 R
5.设计周期短- l3 r% P8 |1 ]# r# s1 J
6.灵活性高4 a' [2 x. R& Z( S1 o
4 o: l4 N4 {# O6 l, W
: R# `9 s' N! ^( ?/ [$ u8 f) x
, n8 }. o8 R8 J5 s6 g( S. R9 ?. Y, Q, J
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52