|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
cadence17.2_2016 SIP 系统级别封装
/ K0 A" p7 E/ _/ T, b. h9 D \' Z! |/ C1 b6 q
0 R' M* W; Z) [+ S9 E
SIP特点：
$ R0 W) ~ R$ R, s/ O9 W1.可以把不同的IC集成在一块5 s9 R# M8 f5 p4 e) Q. ]$ k
2.可以把不同工艺的IC集成在一起
) o6 z+ ^2 e: W g9 H3.能集成有源和无源
6 m4 v+ f1 h8 F3 H4 y0 Y* D2 F% k T/ X4.SIP内部器件可以根据需要自由组合
1 T; L( y! y, P1 H5.提高器件互联性能" j) ?6 b/ i( g; L+ L/ k
6.基板中可以埋入有源或者无源0 ?0 E4 @: ?' x: r# k: E6 k
7.集成一个或多个SOC" i4 I& A7 D! c) O E5 E1 N
SIP设计优点：9 E) t! B( `4 C1 w% h8 W
1.成本低7 A$ ~% T4 C; N
2.密度高
9 j7 g: J+ I$ M2 W7 K! [+ w; F3.性能高/ _9 Y) b! c/ m' D, G" Z
4.功耗低: G, V4 A# ]# r3 e
5.设计周期短% w$ D/ d+ }9 P u
6.灵活性高. O; F7 ?# m; }+ \$ N/ x0 P% d
9 }7 e i" }4 ^( S, v" F) V* L4 i" g- r( s/ w5 M
: Y7 s9 [' F& A" ?6 ?- c9 o: F7 R+ \# s, q
|
|
/1 
发表于 2023-1-29 10:49
收藏
淘帖
支持！
反对！
发表于 2023-2-15 14:52