找回密码
 注册
查看: 650|回复: 4
打印 上一主题 下一主题

关于DDR走线T型或Fly-by拓扑的讨论

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-2-8 09:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近我正在研究DDR走线使用T型或Fly-by拓扑相关问题,在网上也很是寻找了一些相关知识。发现基本上有个结论4片以下颗粒T型与Fly-by拓扑没有较大差异,无非就是Fly-by需要主控芯片支持Write leveling功能,考虑到T型等长更好对时序好,一般在PCB布局空间足够的情况下推荐使用T型。而4片以上的多片颗粒因为T型拓扑会带来较强的同步切换噪声,在主控芯片支持Write leveling功能的情况下选用Fly-by拓扑走线。而在网上找到的“https://www.sohu.com/a/205236960_783247”这篇文章中提到,因为DPS驱动能力弱的情况下Fly-by拓扑结构会导致较强的过冲,其他条件不变的情况下T型拓扑结构有效解决了信号过冲(见图片)。哪么问题来对于信号过冲这个问题分析,是传输线阻抗不匹配造成信号的反射,多个反射信号和原信号叠加导致过冲。而对于2片ddr而言T型走线与Fly走线应该是不会有阻抗上较大差异的?7 ^* K6 V! W+ V, X8 E
而根据我找到的“https://blog.csdn.net/jsf120/article/details/113986468”这篇文章说的,T型拓扑会带来较强的同步切换噪声就是因为T行走线全部等长导致的信号跳变引起干扰叠加。那前一篇文章提到的“因为T拓扑是完全对称的,在完全等臂分支的情况下,两个接收端感受到的反射也是一样的,可以相互抵消一部分,从而抑制信号过冲。”不是应该在完全等臂分支的情况下引起干扰的叠加吗?5 z8 o8 B. {/ V) {% [; j' l( y

7 G8 R+ \4 G) {4 d- U$ R, d% B' P* E( Y  y

4 p3 D. U( `( s% J* s因为本人理论知识不足,对于网上的各种结论已经有些分析不清楚了,故向各位大神求教:DDR走线T型或Fly-by拓扑在不考虑PCB成本与空间只考虑信号质量的情况下究竟如何选择,有何依据?* k( [$ h' T2 ?0 S

该用户从未签到

3#
 楼主| 发表于 2023-2-8 11:30 | 只看该作者
自己顶一下

该用户从未签到

4#
 楼主| 发表于 2023-2-9 13:28 | 只看该作者
自己顶一下
  • TA的每日心情

    2024-12-30 15:17
  • 签到天数: 150 天

    [LV.7]常住居民III

    5#
    发表于 2023-2-9 17:04 | 只看该作者
    结论都是建立在多次仿真验证测试的基础上的,我可以这么讲,你这个问题算是SI领域的登堂入室的讨论了。我还在门外,我的理解是,能做T做T。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-28 14:05 , Processed in 0.078125 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表