阻抗匹配的研究

benben_IC

在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。 & w* n# ]- p+ i8 Y# P
; ^; I% w1 f% L1 C
! V9 S. @7 R) @1 m  i7 Z/ M1 m1 ?例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配； ) F, J1 L  a" k( o3 Z9 t
4 l; n/ K; ?6 z
2 k+ Y$ j, E" E% t9 o1、串联终端匹配  

) A# |$ U2 k7 \) k9 ^6 c串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.  
' Y  [% u: l% w9 n5 U# F
) {1 j' h% q% D: Z% O串联终端匹配后的信号传输具有以下特点： , H& R  g# i3 n6 F
A、由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；
B、信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。
" d1 ]- Q+ @  _C、反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；
D、负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？ 5 t/ \0 G1 p" |
" J5 D( }$ L( e  ?: g3 \3 h: x0 n3 ~E、反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。 ; m- [8 p# a. g' d
) Q  h/ ~( L6 S
串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。 0 B( ~! Y& A7 Y2 B
' z( b# Y! H( \" Z! p  x9 p( p
5 a5 x1 p' F! r& `2 }2、并联终端匹配  , T/ S: X! S7 b! S
" z: R# i6 x- U3 ?& C$ l  \; I5 l
并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

并联终端匹配后的信号传输具有以下特点： * N# d) m2 a2 k2 n( K
A 驱动信号近似以满幅度沿传输线传播； $ Z" g2 N; \0 C
B 所有的反射都被匹配电阻吸收； / R% V! M' y) p2 G0 D" u  i
C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。
% _& Z; A" m$ n6 d. ^& R+ h  r- b% V8 B; \/ T3 F
在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。