PCB设计过程中如何考虑阻抗控制和叠层设计？

瑞兴诺pcb

PCB设计过程中如何考虑阻抗控制和叠层设计？

& w8 S) r% {2 E8 l, l( N* u（以下文字均从网络转载，欢迎大家补充，指正。）
  I4 Y5 C% f" R* O随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。

在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电 路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
2 F6 d, ?1 [- M, u
阻抗控制

阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。

PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。

) n  O- W" \5 F- Y; }; [在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
/ }% J$ {3 M+ F/ {( V3 w! F- C
' |/ f0 p* E/ `& W信号迹线的宽度和厚度

迹线两侧的内核或预填材质的高度
# x8 \) R" p; A0 B( q
迹线和板层的配置
+ i! R  H5 K- ]. m/ D# {& B
: ?5 N$ \* ^& t( Z2 a! `5 ~" q内核和预填材质的绝缘常数

PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
4 F+ D3 J. u/ T2 H+ e1 ^
微带线（Microstrip）：
- W* A$ O, P7 f6 z1 x1 h  j' l
2 B) g* f; Y, P3 _! T2 w: B$ q微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。

4 `) \0 T3 M. c5 Z% A
带状线（Stripline）：
4 Q' |+ J0 }3 M2 `. u' w+ L
* e" a( g% K( V7 F- i2 f" a带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。
. Y7 V9 E3 p- _8 k2 S
用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
7 \2 p' Y% a! K2 k! `
( m. r: B% K8 l, h4 W8 u绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。

; M8 E6 e' G' D$ \对于W1、W2的说明：

% L& ?1 n3 L6 l0 D8 u计算值必须在红框范围内。其余情况类推。

# W  z% v( F# ~9 u5 F# ]/ [6 j% ]2 K1 W下面利用SI9000计算是否达到阻抗控制的要求：
5 z' E% ?0 F$ T0 E$ G
首先计算DDR数据线的单端阻抗控制：
5 F: h1 ?( T$ ?" D; X
$ H, O% ]% J7 J" pTOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：

& f) U* \2 ~+ Q7 ~$ \: x; J" vcoating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。
  {6 O. |* N. R! u, ]8 L
  W: h8 S2 |3 J' \: Rsubstrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。

0 X: H/ g: o# z, f' Z$ T点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。
  A/ A" R# @& N3 q4 t  D1 |, Q
7 v: g9 g8 G( E- U9、绝缘层的Prepreg/Core的概念：
4 n! c4 x5 N7 t9 D
PP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。

" Q1 {& c; Q1 Q& F) I  x10、PCB叠层设计中的注意事项：

（1）、翘曲问题
5 Y# T0 \" r: Z9 G/ ~
' E- d, V$ T  C( r7 O  DPCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。
2 h# |& K) ^. U  ^. ]
（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。
0 M, g1 v4 p/ N3 B
（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。
( F. |3 j! W& v
（4）、层的排布一般原则：

, X+ O& I5 C; w, l4 ^: Z4 F# |# Y元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；
1 L( E% B. Y9 O$ w3 t& R+ h, f- @
所有信号层尽可能与地平面相邻；

尽量避免两信号层直接相邻；

主电源尽可能与其对应地相邻；

兼顾层压结构对称。
* M$ |, o5 W! N
1 W' B  F. {# @6 C$ l5 h对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的

3 l: ]' Z, m- v7 M（50MHZ 以下的情况可参照，适当放宽），建议排布原则：

元件面、焊接面为完整的地平面（屏蔽）；
- g* D' O8 ^0 _( a: d& O+ @
无相邻平行布线层；

所有信号层尽可能与地平面相邻；
+ i) Q# [% M1 b+ X( |; L$ ^
" y9 V5 ]8 r( c4 p关键信号与地层相邻，不跨分割区。

4 |! S9 }! ^2 G3 E2 @5 U$ H

Blah

射频信号需要50欧姆阻抗匹配，还需要完正的地平面