PCB设计过程中如何考虑阻抗控制和叠层设计？

瑞兴诺pcb

PCB设计过程中如何考虑阻抗控制和叠层设计？

$ e% |% R* D7 k. O8 D/ b8 i8 [; I
（以下文字均从网络转载，欢迎大家补充，指正。）
, k* O0 b) [5 G/ p7 R8 U# q随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。

在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电 路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
; x, l6 K* t5 G$ q. e5 s: C
. T& G8 X, p# D5 S; X- l阻抗控制

" l! r" \$ a& x- A  x2 Z# ?阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
- E% ?3 t; _* e& x% g: ^
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
+ c( E4 F* a3 e2 U& o1 B  k
5 r- J4 [1 j+ F% t在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
: _$ w: f0 X( h" C2 {  @
" _$ [- k* c( G8 d信号迹线的宽度和厚度
( d0 l# {" d  {
' W8 F, ~8 S; J! H% n# I* \: J迹线两侧的内核或预填材质的高度
6 k! _7 H7 E" ~! l* h* L
8 Q: h% Z5 ^$ V3 C迹线和板层的配置

内核和预填材质的绝缘常数
* u% O& G0 {/ ~& q# w
PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
  u1 e, M/ L" K2 v9 y
0 o7 p( w. r  R% T+ U微带线（Microstrip）：

微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
* l2 p# T' }9 D) O5 ~

: R  c: A7 x+ B- a5 |* _2 z带状线（Stripline）：

, c: \9 A+ W1 g$ h/ K9 D1 G带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。
& {) x4 J, U/ \3 x! N
用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
9 W1 _+ L  p& `0 v
( E, r7 V# }! u! S绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。
+ W) O$ _- l% i; H
9 U0 Q2 e* \; V8 I6 t0 y1 J对于W1、W2的说明：

计算值必须在红框范围内。其余情况类推。
6 f* y+ \% m! c4 P6 D
下面利用SI9000计算是否达到阻抗控制的要求：

( a8 W- E$ V8 D# W首先计算DDR数据线的单端阻抗控制：

TOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：
5 \% _# ]& y1 j, l
* r8 R# ^' }5 j/ e( Y: v+ ocoating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。
4 N( h" X1 R' |- y+ G0 t
substrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。

点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。

+ z# `% `8 Q5 J* o9、绝缘层的Prepreg/Core的概念：

PP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。
' k% N; ?' ^: t+ B, G3 ]" n+ C- c: J
10、PCB叠层设计中的注意事项：
$ f8 p( F& z- Z+ s4 f. C
（1）、翘曲问题
3 M3 h5 X  Y) c( y2 x) z
: o" b3 ~& L2 t: \% z% wPCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。

（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。

（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。

6 g* E4 T& d4 o0 m" ~, w$ E（4）、层的排布一般原则：
) }$ {( A* T0 t" o, ^4 z! ?% S0 \
8 t' a+ \8 p0 I  h% c7 F元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；
& L. _* V; @% h  ^- N8 ?% o4 U: }
- p7 t; ^  B5 Y8 ^所有信号层尽可能与地平面相邻；

尽量避免两信号层直接相邻；

- `, }2 g: X3 w3 h3 Y主电源尽可能与其对应地相邻；

. d' w& Z8 V, ~2 \3 _) F兼顾层压结构对称。
8 W* K; B9 Y! \, U$ n
对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的

" n8 E0 S9 p- N4 o& R7 \（50MHZ 以下的情况可参照，适当放宽），建议排布原则：
- U: A" {0 E) V. ]4 g% _6 F
: d  d; n2 s. r3 J2 X- ~8 d# K元件面、焊接面为完整的地平面（屏蔽）；
1 x4 f! P1 V1 k( _. l
4 c$ H1 A0 v, ~无相邻平行布线层；
4 p- [' j$ z# M: G1 m
所有信号层尽可能与地平面相邻；

1 A" K- b: x/ v9 h& ~3 @$ q8 G关键信号与地层相邻，不跨分割区。
- j9 ^# @& A. f; h( F

% ~' Q) z0 ]3 D% C8 E) w+ A! l8 s

Blah

射频信号需要50欧姆阻抗匹配，还需要完正的地平面