最近在RK3588，对于PCIE/SATA共用的信号该如何进行阻抗控制

szw5984

最近在用RK3588进行一个模块的设计，因为是模块，所以一些高速的信号需要兼容2种或者3种不同的阻抗要求，比如RK3588中有PCIE/SATA共用，也有PCIE/SATA/USB3.0，1、那么对于PCIE要求是85R差分，而SATA是100R差分，那么如何进行模块的控制，在底板上再针对不同应用进行阻抗变换设计？
( c" v- E6 o. l4 U0 P6 K7 O
) M$ |/ L/ Q6 ?6 i+ m5 n2、由于是模组，所以很多信号比较密集，如果按设计规范上的要求来做，比如HDMI这种信号需要按100R控制，而100R时，线宽较细，不好加工，别外线间距也会比较大，耦合度也会差一些，我想将阻抗做小的，比如按92左右这样的设计，原厂批量验证过的是95R/+-10%，不知道再做小一些会存在多少差异。
, f9 R/ ?. L. E: g) t& u1 i5 S

yangjinxing521

参考DEMO板啊。

EagleJi

yangjinxing521 发表于 2023-11-29 11:38
4 z' j, [; M0 ?参考DEMO板啊。

# S' B8 ?% L7 Y, a3 c1 _* @+ TDemo板的设计工程师参考谁呢？
) E; S  G0 P) p

yangjinxing521

EagleJi 发表于 2023-11-29 13:39
5 I: {; u- h1 Z% p0 y* L" X% S* LDemo板的设计工程师参考谁呢？

SI仿真工程师

EagleJi

我给的建议是，在当前材料的层叠里分别计算出100欧姆和85欧姆的阻抗。然后按照粗的也就是85欧姆的线宽间距来设计。但是同时要确保100欧姆的线宽在当前上可以更改。之后根据需求，让板厂在生产的时候，告知100欧姆的个数和85欧姆的个数。让板厂管控他们产品的阻抗。你只要按照粗的线宽去设计，到时候让他们改小。

Cadence_skill

, P. g2 ]) o$ e2 ]: G8 O