ORCAD16.5重出网表出错。

yang6012

在原理图里面修改了一个元件PIN脚的属性，重新导出网表出错。 ，这是怎么回事？

ghfghyb

说的太粗了点，详细一点！！

yang6012

ghfghyb 发表于 2012-7-26 22:34
说的太粗了点，详细一点！！

- C, c, G5 T; ]1 A* r2 M* m0 t4 k我先用原理图出过网表，后来在做PCB板子的时候。需要将一个功分器的2个OUTPUT脚交换。就回原理图将2个OUTPUT脚PinGroup修改为1。准备再导出网表到allegro。如图： 然后就出现下面错误
* S+ f5 r9 q/ b4 K" z) i产生的原因就是主题里的。但是我不勾选Creater or update pcb editor Board(netrev)可以正常出网表。

ghfghyb

那就先用正常导出，再到allegro里，用import--logic试一下！看一下，问题是在哪个环节！

yang6012

ghfghyb 发表于 2012-7-27 10:30
那就先用正常导出，再到allegro里，用import--logic试一下！看一下，问题是在哪个环节！

4 c1 D/ F8 {3 J. D& G能正常导出网表，导出的网表也能导入到ALLEGRO里正常工作。完全按照第一次导出网表，再导入到ALLEGRO里，完全没问题。


& R% c2 e$ A5 b  H/ H不过已解决，我在原理图把2个接地引脚的PINGROUP设置成0了。现在去掉0，保存为空的。可以CREATE OR UPDATE PCB EDITOR BOARD(NETREV)。
; d$ w% d- H4 ?# ]" ?5 d: b& D
/ G) t7 x0 H7 F" ~但是还是不明白，ORCAD里面，2个接地引脚不能设置PINGROUP了？