基板工艺SOP和OSP问题

17794208985 · 发表于 2024-7-22 18:13

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

请教大佬们，基板设计中的SOP工艺和OSP工艺，有什么区别呢？什么样的场景下需要使用哪种工艺，对应地在设计上需要注意做什么处理呢？谢谢。

Dc2024022229a · 发表于 2024-7-23 09:03

SOP工艺 Solder On Pad，一般是FC Chip使用，基板的Pad上通过植球，然后压扁成型，形成Solder Bump，便于后续的芯片粘接。
OSP工艺有机保护膜，定义应用如上表，是为了保护Cu Pad不被氧化，保证焊线或者植球时的良好的结合，OSP一般可以通过FLux处理掉，也有不处理的。

Getaway · 发表于 2024-7-22 18:32

17794208985 · 发表于 2024-7-23 09:04

Getaway 发表于 2024-7-22 18:32

这个很明显不对，sop解释为了作业指导规范，不是表面工艺处理，网上找了好久也没找到

星期三小子 · 发表于 2024-7-23 09:09

17794208985 发表于 2024-7-23 09:04- ?" t6 \) U2 o) ~2 h0 l
这个很明显不对，sop解释为了作业指导规范，不是表面工艺处理，网上找了好久也没找到

参照3楼描述

17794208985 · 发表于 2024-7-23 09:10

Dc2024022229a 发表于 2024-7-23 09:03
3 A* Z5 q# ]$ \ M3 E* ]1 U" [SOP工艺 Solder On Pad，一般是FC Chip使用，基板的Pad上通过植球，然后压扁成型，形成Solder Bump，便于 ...

大佬，请问下，那sop可以用在C2上吗？比如FC 形式的 bump pItch间距110um或者更小的话，bump中间做不了绿油桥，能继续使用SOP吗？就是想了解下这两种工艺的应用场景，谢谢

星期三小子 · 发表于 2024-7-23 09:10

星期三小子发表于 2024-7-23 09:09
. l7 \+ T0 a/ h- E参照3楼描述

说错了是2#

17794208985 · 发表于 2024-7-23 09:55

星期三小子发表于 2024-7-23 09:09
5 e; h* n: {+ v4 `+ d. t% ?- h o参照3楼描述

嗯嗯谢谢看到了 sop那里有个H，那SOP是不是只能应用在C4上？C2上可以用吗？

星期三小子 · 发表于 2024-7-23 12:34

17794208985 发表于 2024-7-23 09:10
- ^4 o1 \' D+ D, j0 Z/ Y大佬，请问下，那sop可以用在C2上吗？比如FC 形式的 bump pItch间距110um或者更小的话，bump中间做不了绿 ...

可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal min=150um，也就是说小于这个值就需要用C2了；
同时C4和C2需要的开窗尺寸也不同

17794208985 · 发表于 2024-7-23 13:41

星期三小子发表于 2024-7-23 12:34/ P }! a# D& c U \
可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal min ...

好的感谢感谢

Dc2024022229a · 发表于 2024-7-24 16:00

星期三小子发表于 2024-7-23 12:34
4 L3 ~" r, s8 b% y! e4 O可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal min ...

感谢上面的表格说明。
我在捋一下，如果是针对芯片的bump pad处理，SOP 一般就是针对Solder bump （C4技术），如果是Pillar Bump就是C2技术。

我想问的是FC的基板，pad 上如果是SOP加工处理了，那芯片的Solder Bump 或 Pillar Bump 都适用吗？