本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › 为什么芯片核电都设计在封装中间
返回列表 发新帖
查看: 923|回复: 5
打印 上一主题 下一主题

为什么芯片核电都设计在封装中间

[复制链接]
mentorre

该用户从未签到
跳转到指定楼层
1#
 楼主| 发表于 2024-7-31 22:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
请教，为什么芯片核电都设计在封装中间？谢谢  A4 P+ g1 K' v

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
ad_gao
  • TA的每日心情
    开心
    2023-5-15 15:25

    • 签到天数: 1 天

    [LV.1]初来乍到
    推荐
    发表于 2024-8-1 10:37 | 只看该作者
    将芯片核心置于封装中心有助于优化热量管理。芯片在运行过程中会产生大量热量，而中心位置使得热量能够更均匀地分布到整个封装，提高散热效率。有助于维持芯片的稳定运行温度，还能延长其使用寿命。
    # g4 d: h$ k6 ~; C
    0 m. f5 |- y" V/ G* I& W* |中心设计也便于信号传输的优化。芯片的核心部分负责处理和传输大量数据，置于中心可以缩短信号传输路径，减少信号延迟，提高数据处理速度和效率。这对于追求高性能的电子设备尤为重要。

    点评

    mentorre
    谢谢分享。不过我说的是IC封装设计时，比如已设计好的FPGA的1.0V这些核心电源一般分布在封装中心是因为什么？  详情 回复 发表于 2024-8-1 21:04

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 2 反对 0

    举报

    wen11902
  • TA的每日心情
    擦汗
    2024-5-14 15:27

    • 签到天数: 1 天

    [LV.1]初来乍到
    推荐
    发表于 2024-8-2 10:31 | 只看该作者
    从没有想过的问题，不知道是否正确。# e. ?( v1 N* V5 g) B$ G1 P
    换一种问法：芯片的差分管脚、高速管脚为什么几乎都是在芯片的外侧几排？因为这样好出线，如果外侧几排大多是电源，那么要走同样多的高速线，PCB的层数就需要增加。
    $ S3 r  y* H: K. ^（并没有回答核电，另外我用过一款IC的核电不是在中间，中间那块小方格是GND，外围一圈才是核电）

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 1 反对 0

    举报

    mentorre

    该用户从未签到
    4#
     楼主| 发表于 2024-8-1 21:04 | 只看该作者
    ad_gao 发表于 2024-8-1 10:37- U7 t$ ~+ T( N" i) j" ]
    将芯片核心置于封装中心有助于优化热量管理。芯片在运行过程中会产生大量热量，而中心位置使得热量能够更均 ...
    0 F( @$ O# K, Z" M' U
    谢谢分享。不过我说的是IC封装设计时，比如已设计好的FPGA的1.0V这些核心电源一般分布在封装中心是因为什么？
    ! ?0 i" R& l8 T$ }+ l, V( _9 z# s

    无标题.png (50.98 KB, 下载次数: 128)

    无标题.png

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    Omar_Felix
  • TA的每日心情
    衰
    2025-9-27 15:01

    • 签到天数: 124 天

    [LV.7]常住居民III
    5#
    发表于 2024-8-10 20:00 | 只看该作者
    缩短封装到晶圆的路径

    点评

    mentorre
    你好，不是很明白。是主要缩短电源的路径吗  详情 回复 发表于 2025-3-24 23:12

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    mentorre

    该用户从未签到
    6#
     楼主| 发表于 2025-3-24 23:12 | 只看该作者
    EDA365_MaFu 发表于 2024-8-10 20:00
    1 b6 U/ F! J2 }; [* v" ]0 D缩短封装到晶圆的路径
    ; U/ i& O/ |: V9 U# B- t3 J
    你好，不是很明白。是主要缩短电源的路径吗

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-6 18:20 , Processed in 0.187500 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表