找回密码
 注册
关于网站域名变更的通知
查看: 417|回复: 3
打印 上一主题 下一主题

DDR布线的常见知识归纳

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2025-3-7 17:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

6 [$ @- l' G6 N; R0 c% i/ a2 G( v; I" i0 t$ |) [
了解 DDR 的各个信号功能与网络名。
- L: @  s8 x" d; j5 j与 DDR 相比,DDR2/3 最大差别多了功能 OTD 与 OCD。
9 U# N! n4 o8 Y( l5 E' u+ o重要信号线
4 P" Z' D- ?- F6 o1.DQS 信号:, ]' }& p+ d- {) ?1 |
DQS 是 DDR SDRAM 中的重要功能,它的功能主要用来在一个时钟周期内准* h! o- _6 E4 f$ v. T" q6 o/ v
确的区分出每个传输周期,并便于接收方准确接收数据。每一颗芯片都有一个7 d$ T/ |0 H) U* K3 Z6 y( s
DQS 信号线,它是双向的,在写入时它用来传送由北桥发来的 DQS 信号,读
; t* K$ ?) u6 m' ?' U$ O7 q8 S& l取时,则由芯片生成 DQS 向北桥发送。完全可以说,它就是数据的同步信号6 Y; x' _4 ?5 E
2.CLK 信号:5 K  C7 T8 O* f! c4 M
DDR SDRAM 对时钟的精确性有着很高的要求,而 DDR SDRAM 有两个时% j& `) F/ a8 _; n/ ?$ j
钟,一个是外部的总线时钟,一个是内部的工作时钟,在理论上 DDR SDRAM & p* x- x2 m- D' k1 D3 \& u/ c
这两个时钟应该是同步的。
5 B5 o$ y8 J& g3 {8 k二.分组设定
6 O, K  c, k& N+ s( n' T/ |* g数据组的分组应该以每个字节通道来划分,DM0、DQS0 以及 DQ0~DQ7 为第) L5 i9 Y% Y+ b
1 字节通道,DM1、DQS1 以及 DQ8~DQ15 为第 2 字节通道,以此类推。每个
8 n# g; G. A' v0 E  O6 B+ t字节通道内有严格的长度匹配关系。其他信号走线长度应按照组为单位来进行
/ \7 r2 M  S% k$ ?& i, ~匹配,每组内信号长度差应该严格控制在一定范围内。不同组的信号间虽然不" |0 |" ]7 U5 r' O. g
像组内信号那样要求严格,但不同组长度差同样也有一定要求;数据信号组的; O" n2 y& y5 x$ ]" X1 I- b
布线优先级是所有信号组中最高的,因为它工作在 2 倍时钟频率下,它的信号
& h9 J' y( L& M1 _8 X; Q完整性要求是最高的。另外,数据信号组是所有这些信号组中占最大部分内存
8 G9 T( y" X5 s" }+ ]总线位宽的部分,也是最主要的走线长度匹配有要求的信号组。4 M/ T! O" Y9 q

  a! t( S- j7 Z. W# }8 _5 n6 _& Q DDR3.pdf (540.75 KB, 下载次数: 6)
9 \" ~# L( g3 o6 F8 i$ R
' Q' w( b# O$ Y- M# t6 Y: P, T1 n7 F, h4 d( Z7 Z! B5 D
6 @8 L7 D8 b2 T

点评

免费注册,注册就得50元  发表于 2025-3-7 17:36

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 少了故意安插的廣告會更好!

查看全部评分

该用户从未签到

2#
发表于 2025-3-7 17:35 | 只看该作者
免费注册,注册就得50元

点评

谢谢分享!: 5.0
谢谢分享!: 5
咱家附近的「石二鍋」,該不會就是您開的吧?^_^  发表于 2025-3-8 11:16

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 不用註冊就給五兩銀!

查看全部评分

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-29 00:59 , Processed in 0.156250 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表